Open Jtag小組的產(chǎn)品。有了它，您將可以用簡易并口JTAG小板在ADS中進(jìn)行調(diào)試！感謝twentyone的杰出工作！
上傳時間： 2015-05-15
上傳用戶：懶龍1988
open-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個標(biāo)準(zhǔn)一般也俗稱JTAG測試標(biāo)準(zhǔn)。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN open-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（43）資源包含以下內(nèi)容：1. 單片機(jī)利用霍爾元件冊電機(jī)速度的c語言程序.2. ARM Image for uCOSII for lpc2131工程模板.3. 漢字庫的實現(xiàn) 一.獲取字庫.exe 可以獲得漢字庫及英文字庫 二.查看字庫.exe 可以查看漢字庫及英文字庫的點陣顯示效果 三.顯示程序.h 獲取字庫點陣及顯示的源代碼 四.其它資料 相關(guān)的字.4. 2410上的I/O控制數(shù)碼管的應(yīng)用程序.5. NORTi3 is a realtime multitasking operating system conforming to the micro-ITRON 3.0 specification..6. ADE7758三相電能芯片讀寫源程序.7. AT91RM9200PQ208電路圖.8. 嵌入式系統(tǒng)驅(qū)動開發(fā).9. 嵌入式系統(tǒng)驅(qū)動程序.10. 數(shù)控電流源61控制程序 包含zlg7289的61控制程序.11. Open Jtag小組的產(chǎn)品。有了它.12. flash讀寫原代碼.13. 設(shè)計一個可容納四組參賽的數(shù)字式搶答器.14. ps2鍵盤的設(shè)計.15. 簡明扼要地介紹了uIP TCP/IP協(xié)議堆棧的eCOG1端口。文中還描述了一 個應(yīng)用于簡單的web網(wǎng)頁服務(wù)器的實例。 開放源uIP軟件包為在不犧牲互操作性或RFC標(biāo)準(zhǔn)的條件下.16. 5單片機(jī)1實用系統(tǒng).17. 此文檔為采用FPGA實現(xiàn)的以太網(wǎng)MAC層.18. 一個用新方法實現(xiàn)的堆管理器.19. Xinx ISE 官方源代碼盤第二章.20. Xilinx ISE 官方源代碼盤 2.21. Xilinx Ise 官方源代碼盤 第四章.22. Xilinx ISE 官方源代碼盤 第五章.23. Xilinx ISE官方源代碼盤 第六章.24. Epson 清零程序大全.25. Xilinx ISE 官方源代碼盤第七章 Part1.26. Xilinx ISE 官方源代碼盤第七章 Part 2.27. Xilinx ISE 官方源代碼盤第八章.28. Xilinx ISE 官方源代碼盤第九章.29. Xilinx ISE 官方源代碼盤第十章.30. 是HD61202液晶顯示漢字的完整程序代碼.31. keil c 編寫的tea5767HL 的程序代碼.32. 這是關(guān)于vc5416dsk的文檔其中有其原理圖 為學(xué)vc54xdsp的好的參考資料.33. 這是關(guān)于PDIUSBD12usb接口開發(fā)的資料.34. 此為tidsp(vc54x)對語音音頻采集壓縮編碼解碼設(shè)計原理圖及pcb圖,非常具有參考價值.35. 心電采集設(shè)計,有源碼,很不錯,用MSP430做的,有用的可以下來.36. 改進(jìn)版的紅外遙控器解碼程序 抗干擾能力非常強 至今未出現(xiàn)誤觸發(fā).37. I2C總線LINUX驅(qū)動程序.38. CyPress的C8051F32X系列底層驅(qū)動（C語言）及上位機(jī)demo（vc環(huán)境）.39. 微機(jī)接口實驗程序 。。 。。 。。 。。 。。 。。 。。.40. 前有人傳的imagewrite中少了文件ecc.c,根本不能編譯成功,見圖err,現(xiàn)把完整文件改名了上傳.
上傳時間： 2013-06-12
上傳用戶：eeworm
jtag調(diào)試原理。由Open－JTAG小組撰寫，對了解JTAG原理很有幫助。
標(biāo)簽： jtag Open JTAG 調(diào)試
上傳時間： 2013-11-29
上傳用戶：1159797854
The driver of H-JTAG is open and free for ARM debug
上傳時間： 2013-05-18
上傳用戶：ynsnjs
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點。由于SOC設(shè)計的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計驗證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計功能驗證已經(jīng)成為整個設(shè)計中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設(shè)計進(jìn)行功能驗證，就是利用FPGA器件實現(xiàn)用戶待驗證的IC設(shè)計。利用測試向量或通過真實目標(biāo)系統(tǒng)產(chǎn)生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計的早期，驗證芯片設(shè)計功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標(biāo)系統(tǒng)中同時測試系統(tǒng)中運行的實際軟件。FPGA仿真的突出優(yōu)點是速度快，能夠?qū)崟r仿真用戶設(shè)計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點是速度快，實時性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進(jìn)行。 此設(shè)計以ALTERA公司的FPGA為主體來構(gòu)建驗證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺，提出了驗證系統(tǒng)的總體設(shè)計方案，重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗證數(shù)據(jù)鏈路；根據(jù)芯片驗證的要求，設(shè)計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗證與測試，研究如何構(gòu)建一種通用的SOC芯片驗證平臺，解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準(zhǔn)確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
詳細(xì)介紹了JTAG的工作原理，尤其對在ARM嵌入式系統(tǒng)開發(fā)的方法進(jìn)行了詳細(xì)介紹。
標(biāo)簽： JTAG
上傳時間： 2013-04-24
上傳用戶：ryb
邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的標(biāo)準(zhǔn)化可測試性設(shè)計方法，它提供了對電路板上元件的功能、互連及相互間影響進(jìn)行測試的一種新方案，極大地方便了系統(tǒng)電路的測試。本文基于IEEE 1149.1標(biāo)準(zhǔn)剖析了JTAG邊界掃描測試的精髓，分析了其組成，功能與時序控制等關(guān)鍵技術(shù)。 應(yīng)用在FPGA芯片中的邊界掃描電路側(cè)重于電路板級測試，兼顧芯片功能測試，同時提供JTAG下載方式。針對在FPGA芯片中的應(yīng)用特點，設(shè)計了一種邊界掃描電路，應(yīng)用于自行設(shè)計的FPGA結(jié)構(gòu)之中。除了基本的測試功能外，加入了對FPGA芯片進(jìn)行配置、回讀以及用戶自定義測試等功能。 通過仿真驗證，所設(shè)計的邊界掃描電路可實現(xiàn)FPGA芯片的測試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標(biāo)準(zhǔn)的規(guī)定，達(dá)到設(shè)計要求。
標(biāo)簽： JTAG FPGA 邊界掃描 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：372825274
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場，占領(lǐng)了32位RISC微處理器75％以上的市場份額。 本文設(shè)計的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺)進(jìn)行快速軟件升級。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計方案，設(shè)計了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時又構(gòu)造出了一個JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后，對編程器技術(shù)實現(xiàn)上的不足作了分析和編程器設(shè)計的不完善之處作了總結(jié)，并對編程器的發(fā)展趨勢作了探討和展望。
上傳時間： 2013-06-16
上傳用戶：mylinden
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求
標(biāo)簽： H-JTAG
上傳時間： 2013-04-24
上傳用戶：q123321
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
