ADS8329 Verilog fpga 驅(qū)動源碼，2.7V 至 5.5V 16 位 1MSPS 串行模數(shù)轉(zhuǎn)換器 ADC芯片ADS8329數(shù)據(jù)采集的verilog代碼，已經(jīng)用在工程中，可以做為你的設(shè)計參考。( input clock, input timer_clk_r, input reset, output reg sample_over, output reg ad_convn, input ad_eocn, output reg ad_csn, output reg ad_clk, input ad_dout, output reg ad_din, output reg [15:0] ad_data_lock);reg [15:0] ad_data_old;reg [15:0] ad_data_new; reg [19:0] ad_data_temp; reg [15:0] ad_data;reg [4:0] ad_data_cnt;reg [4:0] ad_spi_cnt; reg [5:0] time_dly_cnt; parameter [3:0] state_mac_IDLE = 0, state_mac_0 = 1, state_mac_1 = 2, state_mac_2 = 3, state_mac_3 = 4, state_mac_4 = 5, state_mac_5 = 6, state_mac_6 = 7, state_mac_7 = 8, state_mac_8 = 9, state_mac_9 = 10, state_mac_10 = 11, state_mac_11 = 12, state_mac_12 = 13, state_mac_13 = 14, state_mac_14 = 15; reg [3:0] state_curr;reg [3:0] state_next;
標(biāo)簽： ads8329 verilog fpga 驅(qū)動
上傳時間： 2022-01-30
上傳用戶：1208020161
FPGA Verilog HDL設(shè)計溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計文件.V源碼，可以做為你的學(xué)習(xí)及設(shè)計參考。module ds18b20lcd1602display ( Clk, Rst, DQ, //18B20數(shù)據(jù)端口 Txd, //串口發(fā)送端口 LCD_Data, //lcd LCD_RS, LCD_RW, LCD_En, SMData, //數(shù)碼管段碼 SMCom //數(shù)碼管位碼 );input Rst,Clk;output Txd,LCD_RS,LCD_En,LCD_RW;inout DQ;output[7:0] LCD_Data;output[7:0] SMData;output[3:0] SMCom;wire DataReady;//測溫完成信號wire [15:0] MeasureResult;//DS18B20測溫結(jié)果reg [15:0] Temperature;//產(chǎn)生LCD的位碼和段碼LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);//DS18B20測溫和發(fā)送 DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));//產(chǎn)生數(shù)碼管的位碼和段碼SMDisplay Gen_SM(.Rst(Rst),.
標(biāo)簽： fpga verilog hdl 溫度傳感器 ds18b20 lcd1620 數(shù)碼顯示
上傳時間： 2022-01-30
上傳用戶：
SKF 滾動軸承說明書
上傳時間： 2022-02-01
上傳用戶：xsr1983
描述：本設(shè)計研究的是基于51單片機的步進電機控制系統(tǒng)。采用單片機AT89C51作為控制核心，通過五個按鍵控制步進電機的運行狀態(tài)，即控制啟停、正反轉(zhuǎn)、加減速，并利用八位的數(shù)碼管顯示步進電機的速度等級。本設(shè)計的硬件部分主要由單片機、鍵盤控制模塊、電機驅(qū)動模塊、數(shù)碼管顯示模塊以及電源模塊五部分組成。仿真圖：
標(biāo)簽： 51單片機 步進電機 控制系統(tǒng) proteus
上傳時間： 2022-02-02
上傳用戶：aben
JESD DDR SpecDDR5 SDRAM的主要特性是芯片容量，而不僅僅是更高的性能和更低的功耗。DDR5預(yù)計將帶來4266至6400 MT / s的I / O速度，電源電壓降至1.1 V，允許的波動范圍為3%（即±0.033V）。每個模塊使用兩個獨立的32/40位通道（不使用/或使用ECC）。此外，DDR5將具有改進的命令總線效率（因為通道將具有其自己的7位地址（添加）/命令（Cmd）總線），更好的刷新方案以及增加的存儲體組以獲得額外的性能
上傳時間： 2022-02-02
上傳用戶：qdxqdxqdxqdx
功能描述：1、可實時顯示年月日、時分秒、光照強度和控制模式；2、可通過手動控制窗簾的開啟和關(guān)閉；3、可通過設(shè)置開啟和關(guān)閉時間來控制窗簾；4、可通過檢測光照強度的亮暗來控制窗簾；5、使用步進電機的正傳和反轉(zhuǎn)來模擬窗簾的開啟和關(guān)閉；原理圖：仿真圖：全部文件：
上傳時間： 2022-02-03
上傳用戶：qingfengchizhu
C語言 (39)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
標(biāo)簽： C語言
上傳時間： 2022-02-03
上傳用戶：trh505
spi 通信的master部分使用的verilog語言實現(xiàn)，可以做為你的設(shè)計參考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; //clock divider input din; output reg ss; output reg sck; output reg dout; output reg done; output reg [7:0] rdata; //received dataparameter idle=2'b00; parameter send=2'b10; parameter finish=2'b11; reg [1:0] cur,nxt; reg [7:0] treg,rreg; reg [3:0] nbit; reg [4:0] mid,cnt; reg shift,clr;
標(biāo)簽： spi 通信 master verilog
上傳時間： 2022-02-03
上傳用戶：
verilog實現(xiàn)I2C通信的slave模塊源碼狀態(tài)機設(shè)位計可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input RESET,input scl_i, //I2C clkinput sda_i, //I2C data ininput [7:0] I2C_RDDATA,////////////////////////output reg sda_o, //I2C data outoutput reg reg_w, //reg write enable pulse (1T of scl_i)output reg [7:0] I2C_ADDR,output reg [7:0] I2C_DATA); parameter ST_ADDR = 4'd0; parameter ST_ACK = 4'd1; parameter ST_WDATA1 = 4'd2; parameter ST_WACK1 = 4'd3; parameter ST_WDATA2 = 4'd4; parameter ST_WACK2 = 4'd5; parameter ST_WDATA3 = 4'd6; parameter ST_WACK3 = 4'd7; parameter ST_RDATA1 = 4'd8; parameter ST_RACK1 = 4'd9; parameter ST_IDLE = 4'd15;//---------------------------------------------------------------------------// Signal Declaration//--------------------------------------------------------------------------- reg i2c_start_n, i2c_stop_n; //wire RESET_scl; wire i2c_stp_n, i2c_RESET; reg [3:0] i2c_cs, i2c_ns; reg [3:0] cnt_bit; reg [7:0] d_vec; reg i2c_rd, i2c_ack; reg [7:0] I2C_RDDATA_latch;
標(biāo)簽： verilog i2c 通信 slave
上傳時間： 2022-02-03
上傳用戶：
NRF52832最小系統(tǒng)開發(fā)板電路設(shè)計，包含原理圖及PCB文件原理圖：
標(biāo)簽： nrf52832 最小系統(tǒng) pcb
上傳時間： 2022-02-03
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
