亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

pcie協(xié)議

  • PCIe Trusted Configuration Spa

    TCS ECN Background & Key TermsTrust Issues with PCIe PlatformsTCS ECN DetailsTrusted Config Space and TCS TransactionsTrusted Config Access Mech (TCAM)Standard vs Trusted Config AccessNew Capability StructuresTCS Support in Root Ports, Switches, & BridgesTCS “Does not…” ListExample Trusted Computing PlatformRevisiting the Trust IssuesKey Takeaways/Call to ActionQuestions

    標簽: Configuration Trusted PCIe Spa

    上傳時間: 2013-11-21

    上傳用戶:hsfei8

  • PCIe體系結構導讀

    該PDF講解了PCIE的基本體系結構,對新入門者有幫助

    標簽: PCIe

    上傳時間: 2013-10-30

    上傳用戶:anng

  • 采用低成本FPGA實現高效的低功耗PCIe接口

      白皮書:采用低成本FPGA實現高效的低功耗PCIe接口   了解一個基于DDR3存儲器控制器的真實PCI Express® (PCIe®) Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本,同時實現性能和功耗目標。點擊馬上下載!

    標簽: FPGA PCIe 低功耗 接口

    上傳時間: 2013-11-16

    上傳用戶:huangld

  • 力科PCIE 3.0系列文章之一——PCIE 3.0的發射機物理層測試

    PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個區別是速率由5GT/s提升到了8GT/s。為了保證數據傳輸密度和直流平衡以及時鐘恢復,PCIE 2.0中使用了8B/10B編碼,即將每8位有效數據編碼為10位數據進行傳輸,這樣鏈路中將會有20%信息量是無效的,即使得鏈路的最大傳輸容量打了20%的折扣。而速率提升的目的是為了更快的傳輸數據,編碼方式也不可或缺,因此在PCIE 3.0中還通過使用128B/130B的編碼方式(無效信息量減低為1.5625%),同時使用加擾的方式(即數據流先和一個多項式異或得到一個更加隨機性的數據,到接收端使用同樣的多項式將其恢復出來)來實現數據傳輸密度和直流平衡以及時鐘恢復的實現。

    標簽: PCIE 3.0 力科 發射機

    上傳時間: 2014-12-29

    上傳用戶:shaojie2080

  • 采用低成本FPGA實現高效的低功耗PCIe接口

      白皮書:采用低成本FPGA實現高效的低功耗PCIe接口   了解一個基于DDR3存儲器控制器的真實PCI Express® (PCIe®) Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本,同時實現性能和功耗目標。點擊馬上下載!

    標簽: FPGA PCIe 低功耗 接口

    上傳時間: 2013-10-18

    上傳用戶:康郎

  • 力科PCIE 3.0系列文章之二——PCIE 3.0的動態均衡測試挑戰

    因為PCIE 3.0信號的速率可以達到8Gb/s,而且鏈路通道走線也可能會很長,這可能會導致高速信號衰減過大,在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設置,以補償長鏈路時高速信號的衰減。

    標簽: PCIE 3.0 力科 動態均衡

    上傳時間: 2013-10-27

    上傳用戶:894448095

  • pcie_cn (pcie基本概念及其工作原理介紹)

    pcie基本概念及其工作原理介紹:PCI Express®(或稱PCIe®),是一項高性能、高帶寬,此標準由互連外圍設備專業組(PCI-SIG)制 訂,用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構以及圖形加速端口(AGP)。 轉向PCIe主要是為了實現顯著增強系統吞吐量、擴容性和靈活性的目標,同時還要降低制造成本,而這 些都是基于總線的傳統互連標準所達不到的。PCI Express標準在設計時著眼于未來,并且能夠繼續演 進,從而為系統提供更大的吞吐量。第一代PCIe規定的吞吐量是每秒2.5千兆比特(Gbps),第二代規 定的吞吐量是5.0 Gbps,而最近公布PCIe 3.0標準已經支持8.0 Gbps的吞吐量。在PCIe標準繼續充分利 用最新技術來提供不斷加大的吞吐量的同時,采用分層協議也便于PCI向PCIe的演進,并保持了與現有 PCI應用的驅動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡,但PCIe目前也廣泛適用于涵蓋更廣的應用門類,包括網絡 組建、通信、存儲、工業電子設備和消費類電子產品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結構 本節介紹了PCIe協議的基本工作原理以及當今系統中實現和支持PCIe協議所需要的各個組成部分。本節 的目標在于提供PCIe的相關工作知識,并未涉及到PCIe協議的具體復雜性。 PCIe的優勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數據包的串行連接協議,它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度,部分是由于對以千兆級的速度進行并行至串 行的數據轉換的需要,部分是由于向基于數據包實現方案的轉移。 PCIe保留了PCI的基本載入-存儲體系架構,包括支持以前由PCI-X標準加入的分割事務處理特性。此 外,PCIe引入了一系列低階消息傳遞基元來管理鏈路(例如鏈路級流量控制),以仿真傳統并行總線的 邊帶信號,并用于提供更高水平的健壯性和功能性。此規格定義了許多既支持當今需要又支持未來擴展 的特性,同時還保持了與PCI軟件驅動程序的兼容性。PCI Express的先進特性包括:自主功率管理; 先進錯誤報告;通過端對端循環冗余校驗(ECRC)實現的端對端可靠性,支持熱插拔;以及服務質量(QoS)流量分級。

    標簽: pcie_cn pcie 基本概念 工作原理

    上傳時間: 2013-11-29

    上傳用戶:zw380105939

  • hao dong xi

    hao dong xi

    標簽: dong hao xi

    上傳時間: 2015-01-06

    上傳用戶:qq21508895

  • 使用J2ME MIDP2.0實做AODV協定(RFC3561),測試平臺為兩種PDA:PalmOS和PacketPC2003

    使用J2ME MIDP2.0實做AODV協定(RFC3561),測試平臺為兩種PDA:PalmOS和PacketPC2003

    標簽: PacketPC PalmOS J2ME AODV

    上傳時間: 2014-09-03

    上傳用戶:shawvi

  • java yang ni gong hao de xue xi javascript ni hui xue de gong hao!

    java yang ni gong hao de xue xi javascript ni hui xue de gong hao!

    標簽: gong javascript hao xue

    上傳時間: 2014-01-21

    上傳用戶:hullow

主站蜘蛛池模板: 连江县| 兴安盟| 望江县| 兴安县| 庆城县| 宜君县| 卓尼县| 崇礼县| 上杭县| 安庆市| 平度市| 望都县| 鱼台县| 忻城县| 云浮市| 茌平县| 白水县| 新源县| 舟曲县| 锦州市| 岳池县| 金寨县| 巧家县| 定兴县| 湘阴县| 剑河县| 棋牌| 静宁县| 河曲县| 芦溪县| 金堂县| 衢州市| 泸溪县| 宝山区| 鄂伦春自治旗| 旬邑县| 汉中市| 察雅县| 石柱| 上杭县| 宝应县|