本軟件是關(guān)于MAX338, MAX339的英文數(shù)據(jù)手冊：MAX338, MAX339 8通道/雙4通道、低泄漏、CMOS模擬多路復(fù)用器 The MAX338/MAX339 are monolithic, CMOS analog multiplexers (muxes). The 8-channel MAX338 is designed to connect one of eight inputs to a common output by control of a 3-bit binary address. The dual, 4-channel MAX339 is designed to connect one of four inputs to a common output by control of a 2-bit binary address. Both devices can be used as either a mux or a demux. On-resistance is 400Ω max, and the devices conduct current equally well in both directions. These muxes feature extremely low off leakages (less than 20pA at +25°C), and extremely low on-channel leakages (less than 50pA at +25°C). The new design offers guaranteed low charge injection (1.5pC typ) and electrostatic discharge (ESD) protection greater than 2000V, per method 3015.7. These improved muxes are pin-compatible upgrades for the industry-standard DG508A and DG509A. For similar Maxim devices with lower leakage and charge injection but higher on-resistance, see the MAX328 and MAX329.
上傳時(shí)間： 2013-11-12
上傳用戶：18711024007
一下就是pcb源博自動(dòng)拼板開料系統(tǒng)下載資料介紹說明： 一、約定術(shù)語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規(guī)格。如：1220X1016mm。 拼板（Panel）(也叫生產(chǎn)板)：由系統(tǒng)根據(jù)拼板設(shè)定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動(dòng)生成； 套板（Unit）：有時(shí)是客戶定單的產(chǎn)品尺寸(Width*Height)；有時(shí)是由多個(gè)客戶定單的產(chǎn)品尺寸組成（當(dāng)客戶定單的尺寸很小時(shí)即常說的連片尺寸）。一個(gè)套板由一個(gè)或多個(gè)單元（Pcs）組成； 單元（Pcs）: 客戶定單的產(chǎn)品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時(shí)，兩個(gè)套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數(shù)/每套：每個(gè)套板包含有多少個(gè)單元 規(guī)定套板數(shù)：在開料時(shí)規(guī)定最大拼板包含多少個(gè)套板 套板混排：在一個(gè)拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達(dá)幾百種開料情況。怎樣從中選出最優(yōu)的方案？根據(jù)大部份PCB廠的開料經(jīng)驗(yàn)，我們總結(jié)出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計(jì)算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結(jié)合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優(yōu)的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內(nèi)，拼板數(shù)量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個(gè)選項(xiàng)): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時(shí)最多有兩種拼板。 3、允許三種拼板：開料時(shí)最多可開出三種拼板。（也叫ABC板） 4、使用詳細(xì)算法：該選項(xiàng)主要作用：當(dāng)套板尺寸很小時(shí)(如：50X20)，速度會(huì)比較慢，可以采用去掉詳細(xì)算法選項(xiàng)，速度就會(huì)比較快且利用率一般都一樣。建議：如產(chǎn)品尺寸小于50mm時(shí)，采用套板設(shè)定(即連片開料)進(jìn)行開料，或去掉使用詳細(xì)算法選項(xiàng)進(jìn)行開料。 三、 開料方法的選擇 1、常規(guī)開料:主要用于產(chǎn)品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產(chǎn)板材（板料）尺寸，用鼠標(biāo)點(diǎn)擊開料（cut）按鈕即可開料。 2、套板設(shè)定開料（連片開料）：主要用于產(chǎn)品尺寸較小，由系統(tǒng)自動(dòng)選擇最佳套板尺寸。 套板設(shè)定開料 可以根據(jù)套板的參數(shù)選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產(chǎn)。
上傳時(shí)間： 2013-10-24
上傳用戶：saharawalker
中央處理器（Central Processing Unit）的縮寫，即CPU，CPU是電腦中的核心配件，只有火柴盒那么大，幾十張紙那么厚，但它卻是一臺(tái)計(jì)算機(jī)的運(yùn)算核心和控制核心。電腦中所有操作都由CPU負(fù)責(zé)讀取指令，對指令譯碼并執(zhí)行指令的核心部件。 中央處理器（Central Processing Unit，CPU），是電子計(jì)算機(jī)的主要設(shè)備之一。其功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)。所謂的計(jì)算機(jī)的可編程性主要是指對CPU的編程。 CPU CPU是計(jì)算機(jī)中的核心配件，只有火柴盒那么大，幾十張紙那么厚，但它卻是一臺(tái)計(jì)算機(jī)的運(yùn)算核心和控制核心。計(jì)算機(jī)中所有操作都由CPU負(fù)責(zé)讀取指令，對指令譯碼并執(zhí)行指令的核心部件。 CPU、內(nèi)部存儲(chǔ)器和輸入/輸出設(shè)備是電子計(jì)算機(jī)的三大核心部件。
標(biāo)簽： 處理器
上傳時(shí)間： 2013-10-24
上傳用戶：kang1923
一下就是pcb源博自動(dòng)拼板開料系統(tǒng)下載資料介紹說明： 一、約定術(shù)語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規(guī)格。如：1220X1016mm。 拼板（Panel）(也叫生產(chǎn)板)：由系統(tǒng)根據(jù)拼板設(shè)定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動(dòng)生成； 套板（Unit）：有時(shí)是客戶定單的產(chǎn)品尺寸(Width*Height)；有時(shí)是由多個(gè)客戶定單的產(chǎn)品尺寸組成（當(dāng)客戶定單的尺寸很小時(shí)即常說的連片尺寸）。一個(gè)套板由一個(gè)或多個(gè)單元（Pcs）組成； 單元（Pcs）: 客戶定單的產(chǎn)品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時(shí)，兩個(gè)套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數(shù)/每套：每個(gè)套板包含有多少個(gè)單元 規(guī)定套板數(shù)：在開料時(shí)規(guī)定最大拼板包含多少個(gè)套板 套板混排：在一個(gè)拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達(dá)幾百種開料情況。怎樣從中選出最優(yōu)的方案？根據(jù)大部份PCB廠的開料經(jīng)驗(yàn)，我們總結(jié)出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計(jì)算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結(jié)合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優(yōu)的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內(nèi)，拼板數(shù)量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個(gè)選項(xiàng)): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時(shí)最多有兩種拼板。 3、允許三種拼板：開料時(shí)最多可開出三種拼板。（也叫ABC板） 4、使用詳細(xì)算法：該選項(xiàng)主要作用：當(dāng)套板尺寸很小時(shí)(如：50X20)，速度會(huì)比較慢，可以采用去掉詳細(xì)算法選項(xiàng)，速度就會(huì)比較快且利用率一般都一樣。建議：如產(chǎn)品尺寸小于50mm時(shí)，采用套板設(shè)定(即連片開料)進(jìn)行開料，或去掉使用詳細(xì)算法選項(xiàng)進(jìn)行開料。 三、 開料方法的選擇 1、常規(guī)開料:主要用于產(chǎn)品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產(chǎn)板材（板料）尺寸，用鼠標(biāo)點(diǎn)擊開料（cut）按鈕即可開料。 2、套板設(shè)定開料（連片開料）：主要用于產(chǎn)品尺寸較小，由系統(tǒng)自動(dòng)選擇最佳套板尺寸。 套板設(shè)定開料 可以根據(jù)套板的參數(shù)選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產(chǎn)。
上傳時(shí)間： 2013-11-11
上傳用戶：yimoney
Nios II定制指令用戶指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上傳時(shí)間： 2013-10-12
上傳用戶：kang1923
This application note describes how the existing dual-port block memories in the Spartan™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataaccess time (halved) versus functionality (doubled) trade-off. The overall bandwidth of the blockmemory in terms of bits per second will remain the same.
上傳時(shí)間： 2014-01-24
上傳用戶：15527161163
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
標(biāo)簽： XAPP 740 AXI 互聯(lián)
上傳時(shí)間： 2013-11-23
上傳用戶：shen_dafa
PCB設(shè)計(jì)問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時(shí)，情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí)，會(huì)產(chǎn)生錯(cuò)誤，但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多，有幾百個(gè)，將其他更重要的錯(cuò)誤淹沒了，如何使Verify Design會(huì)略掉這種錯(cuò)誤，或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個(gè)檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進(jìn)行，分別打開ECO與Design 工具盒，點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問： 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時(shí)V選擇1，怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事，因?yàn)橛袝r(shí)要使用兩種不同的過孔。答：PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答：首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制，ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答： 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起，而你教程里都會(huì)好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個(gè)軟件都不相同,所以需要多練習(xí)。 問： 尊敬的老師:您好！這個(gè)圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進(jìn)行檢查，怎么錯(cuò)誤就那么多，不知怎么改進(jìn)。請老師指點(diǎn)。這個(gè)圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進(jìn)。謝！！！！！答：請注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請仔細(xì)閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動(dòng)建元件參數(shù)中有幾個(gè)不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置，以及SILK內(nèi)有個(gè)圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點(diǎn)間的距離.請根據(jù)元件資料自己計(jì)算。
標(biāo)簽： PCB 設(shè)計(jì)問題 集錦
上傳時(shí)間： 2014-01-03
上傳用戶：Divine
There are many manufacturers of dot matrix LCD modules. However, most of these displaysare similar. They all have on-board controllers and drivers capable of displaying alpha numericsand a wide variety of other symbols (including Japanese "Katakana" characters). The internaloperation of LCD controller devices is determined by signals sent from a central processing unit(in this case, a CoolRunner-II CPLD).
標(biāo)簽： CoolRunner-II XAPP 904 LCD
上傳時(shí)間： 2013-12-17
上傳用戶：haiya2000
啥也不說了，請看代碼示例 File : fat_dir.c FS_DIR *FS__fat_opendir(const char *pDirName, FS_DIR *pDir) { FS_size_t len FS_u32 unit FS_u32 dstart ....... FS_u32 dsize FS_i32 i char realname[12] char *filename if (!pDir) { return 0 /* No valid pointer to a FS_DIR structure */ }
標(biāo)簽：
上傳時(shí)間： 2013-12-14
上傳用戶：梧桐
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
