近年來,以電池作為電源的微電子產品得到廣泛使用,因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設計技術正成為微電子行業研究的熱點之一。 在模擬集成電路中,運算放大器是最基本的電路,所以設計低電壓、低功耗的運算放大器非常必要。在實現低電壓、低功耗設計的過程中,必須考慮電路的主要性能指標。由于電源電壓的降低會影響電路的性能,所以只實現低壓、低功耗的目標而不實現優良的性能(如高速)是不大妥當的。 論文對國內外的低電壓、低功耗模擬電路的設計方法做了廣泛的調查研究,分析了這些方法的工作原理和各自的優缺點,在吸收這些成果的基礎上設計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設計輸入級時,選擇了兩級直接共源一共柵輸入級結構;為穩定運放輸出共模電壓,設計了共模負反饋電路,并進行了共模回路補償;在偏置電路設計中,電流鏡負載并不采用傳統的標準共源-共柵結構,而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結構;為了提高效率,在設計時采用了推挽共源極放大器作為輸出級,輸出電壓擺幅基本上達到了軌對軌;并采用帶有調零電阻的密勒補償技術對運放進行頻率補償。 采用標準的上華科技CSMC 0.6μpm CMOS工藝參數,對整個運放電路進行了設計,并通過了HSPICE軟件進行了仿真。結果表明,當接有5 pF負載電容和20 kΩ負載電阻時,所設計的CMOS運放的靜態功耗只有9.6 mW,時延為16.8ns,開環增益、單位增益帶寬和相位裕度分別達到82.78 dB,52.8 MHz和76°,而所設計的BiCMOS運放的靜態功耗達到10.2 mW,時延為12.7 ns,開環增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°,各項技術指標都達到了設計要求。
標簽:
CMOSBiCMOS
低壓
低功耗
上傳時間:
2013-06-29
上傳用戶:saharawalker