圖像增強技術是數(shù)字圖像處理領域中的一項重要內容，隨著數(shù)字圖像處理應用領域的不斷擴大，快速、實時圖像處理技術成為研究的熱點。超大規(guī)模集成電路技術的飛速發(fā)展為數(shù)字圖像實時處理技術提供了硬件基礎，尤其是FPGA(Field programmable Gate Array，現(xiàn)場可編程門陣列)憑借其高速并行、可重配置的架構和基于查找表的獨特結構等優(yōu)點使得在數(shù)字信號處理領域的應用持續(xù)上升。國內外，越來越多的實時圖像處理應用逐漸轉向FPGA平臺。 本文基于FPGA的圖像增強技術研究主要是針對空間域方法，這種方法是指在空間域內直接對像素灰度值進行運算處理，算法簡單并且存在并行性，非常適合于用硬件實現(xiàn)。FPGA可以靈活地實現(xiàn)并行、實時處理圖像數(shù)據，正是利用這一特點，本文提出了一種基于FPGA的圖像增強處理系統(tǒng)設計。該系統(tǒng)采用SOPC技術，完成圖像增強處理。文中給出了系統(tǒng)設計思路，并分析了該系統(tǒng)的結構及功能實現(xiàn)，說明了系統(tǒng)實現(xiàn)過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設計方法構造圖像增強處理功能模塊，利用硬件描述語言vHDL對圖像增強模塊進行電路描述，并進行設計優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進行板級調試。完成了基于FPGA的圖像增強算法模塊的設計，重點設計實現(xiàn)了點運算增強處理模塊、中值濾波器模塊，并對中值濾波器進行了改進設計實現(xiàn)，采用FPGA完成了對圖像增強算法的硬件加速。
標簽： FPGA 圖像增強 技術研究
上傳時間： 2013-06-16
上傳用戶：songrui
無人機大氣數(shù)據的采集和處理在無人機中占有很重要的位置和作用，它是保障飛機安全飛行以及保證地面控制和操縱人員正確引導飛機、順利完成飛行任務的關鍵所在。在目前廣泛應用的無人機大氣數(shù)據測量系統(tǒng)中，多數(shù)采用單片機作為大氣數(shù)據處理計算機，但是單片機在高速數(shù)據采集和處理方面卻存在著抗干擾性差、速度慢等缺點，使測量系統(tǒng)的穩(wěn)定性和實時性受到了很大的影響。 本文采用FPGA(Field programmable Gate Array，現(xiàn)場可編程門陣列)芯片作為大氣數(shù)據處理器，以大氣數(shù)據中的氣壓高度為例，介紹了一種基于FPGA技術的無人機氣壓高度測量系統(tǒng)。由于該測量系統(tǒng)中的FPGA數(shù)據處理器具有可靠性高、速度快、邏輯功能強等特點，有效地解決了單片機在高速無人機大氣數(shù)據測量系統(tǒng)中處理速度較慢、實時性較差的問題。 論文首先介紹了FPGA的基本結構、工作原理、開發(fā)設計流程和FPGA編程所采用的VHDL硬件描述語言，還介紹了數(shù)字式大氣數(shù)據測量系統(tǒng)的基本組成和工作原理，并且詳細闡述了氣壓高度測量的原理和方法；然后提出了基于FPGA的無人機氣壓高度測量系統(tǒng)的整體設計，并對該測量系統(tǒng)各組成部分的硬件電路進行詳細的分析和設計；隨后論文又介紹了氣壓高度測量系統(tǒng)中FPGA的相關軟件設計，并就FPGA內部所設計的各功能模塊的作用、模塊內部結構和工作流程進行詳細的論述；最后使用Modelsim和QuartusII仿真軟件對程序進行功能和時序的仿真，以驗證FPGA內部各功能模塊和FPGA總體設計的正確性，并在所有仿真通過后將程序產生的配置文件下載到FPGA芯片中，在制作和安裝測量系統(tǒng)的電路板后對整個測量系統(tǒng)進行實際的測試，將測試結果與理論值比較并分析測量系統(tǒng)的誤差來源。 根據系統(tǒng)測試的結果，本文驗證了以FPGA芯片為核心的無人機氣壓高度測量系統(tǒng)的可行性，并對該測量系統(tǒng)提出了今后的進一步改進和完善的思路。
標簽： FPGA 無人機 氣壓 測量系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：cx111111
隨著 EDA 技術及微電子技術的飛速發(fā)展，現(xiàn)場可編程門陣列(Field programmable Gate Array，簡稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設計水平也達到了一個新的高度。基于FPGA的嵌入式系統(tǒng)設計為現(xiàn)代電子產品設計帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應用在FPGA上的典型例子，本文設計的指紋識別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設計。通過IP核技術和靈活的軟硬件編程，實現(xiàn)Nios Ⅱ對FPGA外圍器件的控制，并對指紋處理算法進行了改進，研究了指紋識別算法到Nios Ⅱ系統(tǒng)的移植。 本文首先闡述了指紋識別模塊的SOPC設計方案，然后是對模塊的詳細設計。在硬件方面，完成了指紋識別模塊的 FPGA 硬件設計，包括 FPGA 內部的Nios Ⅱ系統(tǒng)硬件設計和 FPGA 外圍電路設計。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構建成NiosⅡ硬件系統(tǒng)，后者是電源和時鐘電路、SDRAM存儲器電路、FLASH存儲器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實物硬件設計，給出了設計方法和電路連接圖。 在軟件方面，包括下面兩個內容： 完成 FPGA 外圍器件程序設計，實現(xiàn)對外圍器件的操作。 深入的研究了指紋識別算法。對指紋圖像識別算法中的指紋圖像濾波和匹配算法進行了分析，提出了指紋圖像增強改進算法和匹配改進算法，通過試驗，改進后的指紋圖像濾波算法取得了較好的指紋圖像增強效果。改進后的匹配算法速度較快，誤識率較低。最后研究了指紋識別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實現(xiàn)。
標簽： FPGA 指紋識別 模塊設計
上傳時間： 2013-06-12
上傳用戶：yx007699
在數(shù)字化、信息化的時代，數(shù)字集成電路應用得非常廣泛。隨著微電子技術和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現(xiàn)彌補了ASIC的缺陷，使得設計的系統(tǒng)變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 本論文撰寫的是用FPGA來實現(xiàn)無人小飛機系統(tǒng)中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統(tǒng)功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設計的要求。 本文首先研究和討論了無線通信系統(tǒng)中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統(tǒng)全部采用FPGA的方法來設計實現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設計包括了數(shù)字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數(shù)據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯(lián)系的情況下，獲得了仿真與實測結果。
標簽： FPGA 無線通信系統(tǒng)
上傳時間： 2013-07-05
上傳用戶：acon
PROFIBUS現(xiàn)場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主，用單片機+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術比較成熟，而自主開發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對這一現(xiàn)狀，本論文采用FPGA做控制器，提出了基于FPGA技術的從站接口通信模塊的設計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。 論文首先對PROFIBUS現(xiàn)場總線技術進行概述，主要從現(xiàn)場總線的技術特點、協(xié)議結構、傳輸技術、存取協(xié)議等方面進行介紹。對PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據傳遞、DP的功能和從站狀態(tài)機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現(xiàn)。 在硬件設計中，本文從PROFIBUS協(xié)議芯片SPC3實現(xiàn)的具體功能出發(fā)，結合EDA(Electronic Design Amomation)設計自項向下的設計思想，給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。 本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優(yōu)化，最后在FPGA(Field programmable Gate Array)芯片EP1C6上得以實現(xiàn)。在軟件設計中，詳細介紹了通信接口的軟件設計實現(xiàn)，包括狀態(tài)機的實現(xiàn)、各種通信報文的實現(xiàn)、GSD文件的編寫等。 再通過Siemens公司的CP5611網絡接口卡和PC機做主站，使用COMPROFIBUS組態(tài)軟件，組建系統(tǒng)進行通訊測試，得到良好結果。
標簽： PROFIBUSDP FPGA 接口
上傳時間： 2013-05-25
上傳用戶：xwd2010
當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發(fā)調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現(xiàn)方案，模塊化的設計方法大大縮短了調制解調器的開發(fā)周期。 在SOPC技術開發(fā)調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統(tǒng)實現(xiàn)方案。
標簽： FPGA 調制解調器
上傳時間： 2013-05-28
上傳用戶：koulian
本文分析了當代高精度地震勘探數(shù)據采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據采集的A/D方法及理論、現(xiàn)場可編程門陣列(Field programmable GateArray，F(xiàn)PGA)技術的發(fā)展及原理，串口通信的原理及實現(xiàn)。在此基礎上，探討了采用FPGA控制24位△∑模數(shù)轉換器來實現(xiàn)高精度地震勘探數(shù)據采集系統(tǒng)的實現(xiàn)思路，對探測傳感器或檢波器后端數(shù)據采集系統(tǒng)的信號A/D轉換、FPGA與外部接口設計、串口數(shù)據通信做了詳細的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設計，整個接口控制模塊采用VHDL語言編寫，并同時將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當中，并在Quartus Ⅱ6.0的開發(fā)平臺上通過了軟件仿真，時序仿真結果達到了系統(tǒng)要求。
標簽： 高精度 地震勘探 數(shù)據采集系統(tǒng)
上傳時間： 2013-05-21
上傳用戶：yuele0123
隨著現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield programmable Gate Array)的出現(xiàn)，由于其具有集成度高、體積小，可在線編程、開發(fā)周期短等優(yōu)點，因此FPGA被越來越多的應用于數(shù)據采集與處理系統(tǒng)中。 論文首先簡要介紹了數(shù)據采集與處理系統(tǒng)的現(xiàn)狀、存在的問題、以及發(fā)展的趨勢。本數(shù)據處理與傳輸系統(tǒng)采用了ALTERA公司的FPGA芯片，整個系統(tǒng)由數(shù)據采集模塊、異步FIFO模塊、FFT處理模塊、DMA控制模塊、總線接口模塊構成。模擬信號送入后，經AD芯片ADl672轉換成數(shù)字信號，送入異步FIFO中緩沖，然后進行FFT處理。處理結果向PC104總線進行DMA傳輸。整個系統(tǒng)做成擴展卡的形式，直接插入PC104插槽內。 在軟件方面，從系統(tǒng)功能實現(xiàn)的角度對軟件總體設計進行規(guī)劃，采用模塊化的軟件設計方法使系統(tǒng)的各部分軟硬件更易于設計、實現(xiàn)和調整，文中對系統(tǒng)設計及實現(xiàn)中的關鍵問題進行了較為詳細的描述。經過系統(tǒng)分析、芯片選擇、軟硬件設計與編程調試，實現(xiàn)整個系統(tǒng)。達到了預期的目標。
標簽： FPGA 數(shù)據處理 傳輸 系統(tǒng)研究
上傳時間： 2013-07-15
上傳用戶：jcljkh
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優(yōu)良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現(xiàn)，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發(fā)生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現(xiàn)場可編程門陣列 (Field programmable Gate Array，F(xiàn)PGA)為平臺的硬件設計實現(xiàn)方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統(tǒng)的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統(tǒng)總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現(xiàn)單元的設計，并在系統(tǒng)中設計加入了異步串行接口，完善了整個系統(tǒng)的模塊化，可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設備中；基于FDELPHI編程環(huán)境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發(fā)的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統(tǒng)產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統(tǒng)產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
標簽： FPGA 偽隨機序列 發(fā)生器
上傳時間： 2013-06-20
上傳用戶：heart520beat
隨著語音技術應用的發(fā)展，語音信號數(shù)字處理的實時性要求越來越突出。這就要求在系統(tǒng)設計中，對系統(tǒng)的硬件環(huán)境要求更高。隨著語音處理算法的日益復雜，用普通處理器對語音信號進行實時處理，已經不能滿足需要。專用語音信號處理芯片能解決實時性的要求，同時對器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領域的優(yōu)勢，對語音信號的常用參數(shù)—LPC(線性預測編碼，Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield programmable Gate Array)實現(xiàn)進行了深入研究。論文首先對語音的離散數(shù)學模型和短時平穩(wěn)特性進行了分析，深入討論了語音線性預測技術。第二，對解線性預測方程組的自相關法和協(xié)方差斜格法進行了比較，提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設計方案。第三，對Altera公司的Cyclon系列可編程器件的內部結構進行了研究，分析了在QuartusⅡ開發(fā)平臺上進行FPGA設計的流程。第四，對系統(tǒng)的各個功能模塊進行了設計，所有算法通過Verilog硬件描述語言實現(xiàn)，并對其工作過程進行了詳細的分析。最后，在Altera FPGA目標芯片EP1C6Q240C8上，對LPC參數(shù)提取系統(tǒng)進行了仿真驗證。 系統(tǒng)具有靈活的輸入輸出接口，能方便地同其它語音處理模塊相連，構成一個完整的語音處理專用芯片，可以應用于語音編解碼、語音識別等系統(tǒng)。
標簽： 語音信號 特征 參數(shù)
上傳用戶：TI初學者
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="i8s8a"></strike>
