《Altera FPGA工程師成長手冊》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細(xì)講述了基于可編程邏輯技術(shù)的設(shè)計方法。《Altera FPGA工程師成長手冊》講解時穿插了大量典型實例，便于讀者理解和演練。另外，為了幫助讀者更好地學(xué)習(xí)，《Altera FPGA工程師成長手冊》提供了配套語音教學(xué)視頻，這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。 《Altera FPGA工程師成長手冊》涉及面廣，從基本的軟件使用到一般電路設(shè)計，再到nios ⅱ軟核處理器的設(shè)計，幾乎涉及fpga開發(fā)設(shè)計的所有知識。具體內(nèi)容包括：eda開發(fā)概述、altera quartus ii開發(fā)流程、altera quartus ii開發(fā)向?qū)Аhdl語言、基本邏輯電路設(shè)計、宏模塊、lpm函數(shù)應(yīng)用、基于fpga的dsp開發(fā)設(shè)計、sopc系統(tǒng)構(gòu)架、soc系統(tǒng)硬件開發(fā)、sopc系統(tǒng)軟件開發(fā)、nios ii常用外設(shè)、logiclock優(yōu)化技術(shù)等。
標(biāo)簽： Altera FPGA 清華大學(xué) 工程師
上傳時間： 2013-10-29
上傳用戶：思索的小白
FPGA學(xué)習(xí)資料
上傳時間： 2013-11-17
上傳用戶：旭521
eda必下。。
上傳時間： 2013-11-03
上傳用戶：crazyer
基于解決Xmodem協(xié)議中CRC校驗的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運算CRC校驗碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過以VHDL語言仿真試驗，得出Xmodem協(xié)議中CRC校驗，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實時性要求的結(jié)論。
標(biāo)簽： Xmodem FPAG CRC 協(xié)議
上傳時間： 2013-11-18
上傳用戶：lty6899826
本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計，并使用Quartus II軟件進(jìn)行時序仿真。由仿真結(jié)果可知，無論是在功能的實現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計方案都具有明顯的優(yōu)越性。
上傳時間： 2013-11-22
上傳用戶：hfmm633
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構(gòu)成了R-S（255，223）編碼系統(tǒng)；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現(xiàn)編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯能力很強(qiáng)的特殊的非二進(jìn)制BCH碼，能應(yīng)對隨機(jī)性和突發(fā)性錯誤，廣泛應(yīng)用于各種通信系統(tǒng)中和保密系統(tǒng)中。R-S（255，223）碼能夠檢測32字節(jié)長度和糾錯16字節(jié)長度的連續(xù)數(shù)據(jù)錯誤信息。
標(biāo)簽： CycloneIII RS編碼
上傳時間： 2013-11-07
上傳用戶：exxxds
1.1 問題產(chǎn)生的環(huán)境1.1.1 軟件環(huán)境1. PC機(jī)的系統(tǒng)為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環(huán)境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統(tǒng)。硬件的工作環(huán)境是在普通的環(huán)境下。1.2 問題的現(xiàn)象在使用MagicSOPC實驗箱的光盤例程時，使用Quartus II編譯工程時出現(xiàn)編譯錯誤，錯誤提示信息如圖1.1、圖1.2所示。
上傳時間： 2013-11-18
上傳用戶：zhyiroy
根據(jù)突發(fā)OFDM系統(tǒng)的特點，提出了一種具有實用價值的OFDM幀同步方法。在經(jīng)典SC算法的基礎(chǔ)上，提出了改進(jìn)型SC算法和基于時域PN序列的改進(jìn)型SC算法。對這兩種算法進(jìn)行了仿真對比，仿真結(jié)果表明基于時域PN序列的SC算法能夠?qū)崿F(xiàn)突發(fā)幀的精同步，而改進(jìn)型SC算法只能實現(xiàn)粗同步。但是改進(jìn)型SC算法更適合FPGA實現(xiàn)，采用Verilog HDL語言，在Quartus II上完成開發(fā)，同時給出了其在ModelSim 6.5b下的仿真結(jié)果，結(jié)果表明，方案是完全可行的。
上傳時間： 2013-11-12
上傳用戶：yulg
With the Altera Nios II embedded processor, you as the system designercan accelerate time-critical software algorithms by adding custominstructions to the Nios II processor instruction set. Using custominstructions, you can reduce a complex sequence of standard instructionsto a single instruction implemented in hardware. You can use this featurefor a variety of applications, for example, to optimize software innerloops for digital signal processing (DSP), packet header processing, andcomputation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphicaluser interface (GUI) used to add up to 256 custom instructions to theNios II processor
上傳時間： 2013-11-07
上傳用戶：swing
Altera ModelSim 6.5仿真入門教程，需要的可自行下載。 平臺 軟件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition 內(nèi)容 1 設(shè)計流程 使用ModelSim仿真的基本流程為： 圖1.1 使用 ModelSim仿真的基本流程 2 開始 2.1 新建工程 打開ModelSim后，其畫面如圖2.1所示。
標(biāo)簽： ModelSim Altera 6.5 仿真
上傳時間： 2014-12-31
上傳用戶：niumeng16
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
