?? qUARTusII技術資料

?? 資源總數：201

?? 源代碼：233

QuartusII是Altera公司推出的綜合性CPLD/FPGA開發軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。

?? qUARTusII熱門資料

查看全部201個資源 ?

FIFO FPGA

異步FIFO是一種先進先出的電路，使用在需要產時數據接口的部分，用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。在異步電路中，由于時鐘之間周期和相位完全獨立，因而數據的丟失概率不為零。如何設計一個高可靠性、高速的異步FIFO電路便成為一個難點。本設計介紹解決這一問題的一種方法。本設計采用VHDL語言的形...

?? 2013-07-30 ?? muyehuli

FIFO FPGA

FPGA學習的入門資料合輯

這些課件可以作為對FPGA有興趣的人學習的入門資料，包含EDA的概述、FPGA結構與配置、VHDL語言、QuartusII軟件、SOPC和NIosII嵌入式處理器設計、DSP Builder系統設計工具等內容...

?? 2013-08-13 ?? yan2267246

FPGA

高級FPGA教學實驗指導書－邏輯設計部分

高級FPGA教學實驗指導書－邏輯設計部分.pdf QuatusII5.0 是Altera 公司的最新產品。MaxplusII 是一套非常成功的PLD 開發軟件，雖然QuartusII 已經推出了4 年，并且Altera 宣布不再對MaxplusII 進行升級，但至今仍有非常多的工程師在使用Maxp...

?? 2013-08-17 ?? life840315

FPGA 教學實驗指導書分

用VHDl設計UART的文章

用VHDl設計UART的文章，使用QuartusII平臺...

?? 2013-08-24 ?? sc965382896

VHDl UART

FPU加法器的設計與實現

浮點運算器的核心運算部件是浮點加法器，它是實現浮點指令各種運算的基礎，其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法，通過VHDL語言在QuartusII中進行設計和驗證，此加法器通過狀態機控制運算，有效地降低了功耗，提高了速度，改善了性能。 ...

?? 2014-01-19 ?? xauthu

FPU 加法器