NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺(tái)使用的一款高速處理器，為了適應(yīng)高速運(yùn)動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì)，使用verilog HDL語言完成該接口設(shè)計(jì)，最后通過qUARTusII軟件，給出了實(shí)驗(yàn)仿真結(jié)果。
標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)
上傳時(shí)間： 2015-01-02
上傳用戶：妄想演繹師
硬件求解平方根源代碼加密 (硬件求解平方根的，將license添加到原有的MaxplusII或qUARTusII的license中就可以直接使用，但源代碼加密。altera提供 )
標(biāo)簽： 硬件 平方根 加密 源代碼
上傳時(shí)間： 2014-01-04
上傳用戶：qunquan
這是一個(gè)VHDL寫的FIR模塊，我的編譯環(huán)境是qUARTusII 5.0
標(biāo)簽： VHDL FIR 模塊
上傳時(shí)間： 2015-05-04
上傳用戶：yxgi5
i2c接口編程試驗(yàn)，qUARTusII開發(fā)
標(biāo)簽： i2c 接口編程
上傳時(shí)間： 2015-05-14
上傳用戶：彭玖華
A率/u率 壓縮與解壓縮的IP核，。 # 由AHDL語言寫成，可在MaxplusII和qUARTusII中使用，源代碼加密。
標(biāo)簽： A率 解壓 IP核
上傳時(shí)間： 2015-06-19
上傳用戶：aysyzxzm
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個(gè)方向上傳輸數(shù)據(jù)，可用xilinx ISE，qUARTusII或modelsim仿真，
標(biāo)簽： Verilog HDL PLI 程序接口
上傳時(shí)間： 2013-12-09
上傳用戶：kr770906
此代碼可用modelsim進(jìn)行仿真，修改rom之后可用qUARTusII進(jìn)行綜合，希望你們能對(duì)此程序不斷完善。
標(biāo)簽： modelsim 代碼 仿真
上傳時(shí)間： 2013-12-19
上傳用戶：netwolf
altera公司內(nèi)部的培訓(xùn)資料，講的是qUARTusII的應(yīng)用
標(biāo)簽： altera 培訓(xùn)資料
上傳時(shí)間： 2014-01-24
上傳用戶：aix008
altera公司內(nèi)部培訓(xùn)資料，是qUARTusII的系列實(shí)驗(yàn)講義
標(biāo)簽： altera 內(nèi)部培訓(xùn)資料
上傳時(shí)間： 2014-06-27
上傳用戶：cxl274287265
最大特點(diǎn)：可以從文件中導(dǎo)入數(shù)據(jù)到mif文件中，從文件中導(dǎo)入數(shù)據(jù)到vwf文件的輸入總線中。 對(duì)于在qUARTusII中做前期仿真，特別是對(duì)算法程序的仿真尤其有用。 自己做的，識(shí)貨的下一個(gè)試試，別忘了頂一個(gè)先。 有任何建議和改進(jìn)意見，請(qǐng)發(fā)mail到xyzlty@163.com
標(biāo)簽： mif 數(shù)據(jù)
上傳時(shí)間： 2015-10-25
上傳用戶：chfanjiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tfoot id="fvppo"></tfoot>
