《Altera FPGA工程師成長手冊》以altera公司的fpga為例，由淺入深，全面、系統地詳細講述了基于可編程邏輯技術的設計方法。《Altera FPGA工程師成長手冊》講解時穿插了大量典型實例，便于讀者理解和演練。另外，為了幫助讀者更好地學習，《Altera FPGA工程師成長手冊》提供了配套語音教學視頻，這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。 《Altera FPGA工程師成長手冊》涉及面廣，從基本的軟件使用到一般電路設計，再到nios ⅱ軟核處理器的設計，幾乎涉及fpga開發設計的所有知識。具體內容包括：eda開發概述、altera quartus II開發流程、altera quartus II開發向導、vhdl語言、基本邏輯電路設計、宏模塊、lpm函數應用、基于fpga的dsp開發設計、sopc系統構架、soc系統硬件開發、sopc系統軟件開發、nios ii常用外設、logiclock優化技術等。
上傳時間： 2013-10-29
上傳用戶：思索的小白
FPGA學習資料
上傳時間： 2013-11-17
上傳用戶：旭521
eda必下。。
上傳時間： 2013-11-03
上傳用戶：crazyer
基于解決Xmodem協議中CRC校驗的目的，以經典的LFSR硬件電路為基礎，采用了按字節并行運算CRC校驗碼，以及多字節CRC算法的方法。在quartus II環境下，通過以VHDL語言仿真試驗，得出Xmodem協議中CRC校驗，以多字節循環并行CRC算法能夠滿足高速實時性要求的結論。
上傳時間： 2013-11-18
上傳用戶：lty6899826
本文采用了技術比較成熟的VHDL語言進行設計，并使用quartus II軟件進行時序仿真。由仿真結果可知，無論是在功能的實現上還是在搜索的準確性、高效性以及FPGA片上資源的利用率上，本設計方案都具有明顯的優越性。
上傳時間： 2013-11-22
上傳用戶：hfmm633
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S（255，223）編碼系統；利用quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發性錯誤，廣泛應用于各種通信系統中和保密系統中。R-S（255，223）碼能夠檢測32字節長度和糾錯16字節長度的連續數據錯誤信息。
標簽： CycloneIII RS編碼
上傳時間： 2013-11-07
上傳用戶：exxxds
1.1 問題產生的環境1.1.1 軟件環境1. PC機的系統為Microsoft Window XP Professional版本2002 Service Pack 2；2. quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統。硬件的工作環境是在普通的環境下。1.2 問題的現象在使用MagicSOPC實驗箱的光盤例程時，使用quartus II編譯工程時出現編譯錯誤，錯誤提示信息如圖1.1、圖1.2所示。
上傳時間： 2013-11-18
上傳用戶：zhyiroy
根據突發OFDM系統的特點，提出了一種具有實用價值的OFDM幀同步方法。在經典SC算法的基礎上，提出了改進型SC算法和基于時域PN序列的改進型SC算法。對這兩種算法進行了仿真對比，仿真結果表明基于時域PN序列的SC算法能夠實現突發幀的精同步，而改進型SC算法只能實現粗同步。但是改進型SC算法更適合FPGA實現，采用Verilog HDL語言，在quartus II上完成開發，同時給出了其在ModelSim 6.5b下的仿真結果，結果表明，方案是完全可行的。
上傳時間： 2013-11-12
上傳用戶：yulg
With the Altera Nios II embedded processor, you as the system designercan accelerate time-critical software algorithms by adding custominstructions to the Nios II processor instruction set. Using custominstructions, you can reduce a complex sequence of standard instructionsto a single instruction implemented in hardware. You can use this featurefor a variety of applications, for example, to optimize software innerloops for digital signal processing (DSP), packet header processing, andcomputation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphicaluser interface (GUI) used to add up to 256 custom instructions to theNios II processor
上傳時間： 2013-11-07
上傳用戶：swing
Altera ModelSim 6.5仿真入門教程，需要的可自行下載。 平臺 軟件：ModelSim-Altera 6.5e （quartus II 10.0） Starter Edition 內容 1 設計流程 使用ModelSim仿真的基本流程為： 圖1.1 使用 ModelSim仿真的基本流程 2 開始 2.1 新建工程 打開ModelSim后，其畫面如圖2.1所示。
上傳時間： 2014-12-31
上傳用戶：niumeng16
