<bdo id="k4ig2"></bdo>
第一章、ALTERA QUATUSII 5.0 使用介紹...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 設(shè)計過程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立設(shè)計.......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理圖文件.............................. 7 2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG HDL、VHDL 與 AHDL ...................................... 9 3. 編譯綜合設(shè)計.......................................................... 9 4. 仿真工程............................................................. 11 5. 分配設(shè)備與管腳....................................................... 12 6. 程序下載............................................................. 15 7. 調(diào)試與軟件邏輯分析儀的使用........................................... 16 7.1. 設(shè)置和運行 SIGNALTAP II 邏輯分析器................................. 17 7.2. 設(shè)置觸發(fā)器： ..................................................... 18 第二章 FPGA 試驗平臺介紹................................................. 19 1 簡介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED，撥碼開關(guān)和按鍵................................................... 21 3.1 十二個發(fā)光二極管（LED）七段數(shù)碼顯示器.............................. 21 3.2 四位撥碼開關(guān)和兩個功能按鍵......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠標(biāo)、鍵盤接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速，異步SRAM ....................................................... 27 10 高速，同步SDRAM ...................................................... 33 11 大容量，快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 編程和調(diào)試接口....................................................... 39 14 時鐘源............................................................... 39 15 電源方案............................................................. 41 16 復(fù)位電路............................................................. 42 17 擴展板接口........................................................... 42 第三章 數(shù)字電路與數(shù)字系統(tǒng)試驗........................................... 45 第一部分 基礎(chǔ)試驗....................................................... 45 實驗一 3/8 譯碼器....................................................... 45 實驗二 分頻器........................................................... 47 實驗三 BCD 七段顯示譯碼器實驗............................................ 47 實驗四 模擬74LS160 計數(shù)器實驗........................................... 50 實驗五 交通燈控制器..................................................... 51 實驗六 乒乓球游戲機..................................................... 52 試驗七 掃描數(shù)碼顯示器................................................... 54 試驗八 頻率計........................................................... 56 第二部分 接口控制器試驗................................................. 58 試驗九 RS-232 串口控制器................................................. 58 試驗十 LCD 顯示試驗...................................................... 60 試驗十一 VGA 控制輸出試驗............................................... 64 試驗十二 PS/2 鍵盤控制器試驗............................................ 66 試驗十三 接口互連試驗................................................... 69
標(biāo)簽： FPGA
上傳時間： 2015-10-08
上傳用戶：shzweh1234
Quartus II新建工程，波形仿真詳細入門教程
標(biāo)簽： EDA；Quartus II
上傳時間： 2016-04-26
上傳用戶：shasha
第一講：Quartus II 安裝及工程建立。 第二講：Verilog HDL語言的運用及仿真。 第三講：原理圖方式編程及IP核調(diào)用。 第四講：程序下載。
標(biāo)簽： FPGA
上傳時間： 2016-11-07
上傳用戶：825858099
在掌握常用數(shù)字電路功能和原理的基礎(chǔ)上，根據(jù)EDA技術(shù)課程所學(xué)知識，利用硬件描述語言Verilog HDL、EDA軟件Quartus II和硬件平臺Cyclone/Cyclone II FPGA進行電路系統(tǒng)的設(shè)計。本次實驗我完成的內(nèi)容是簡單計算器的設(shè)計
上傳時間： 2016-12-04
上傳用戶：925912853
基于verilog正弦信號發(fā)生器，實用軟件為quartus ii，分頻模塊有四個
標(biāo)簽： verilog 正弦信號發(fā)生器
上傳時間： 2016-12-21
上傳用戶：重中之重
里面有說明，可以按照說明進行破解，具體軟件請自行下載。
上傳時間： 2018-01-08
上傳用戶：asdfghjklqwer
講解原理圖設(shè)計與軟件使用，是入門學(xué)習(xí)的資料
上傳時間： 2019-01-20
上傳用戶：wjh1215
10位，深度為4096，有符號數(shù)，正弦表，mif文件，可導(dǎo)入quartus II生成ROM。
標(biāo)簽： mif 正弦 10位 有符號數(shù)
上傳時間： 2020-04-23
上傳用戶：xflly
FPGA Verilog HDL設(shè)計溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計文件.V源碼，可以做為你的學(xué)習(xí)及設(shè)計參考。module ds18b20lcd1602display ( Clk, Rst, DQ, //18B20數(shù)據(jù)端口 Txd, //串口發(fā)送端口 LCD_Data, //lcd LCD_RS, LCD_RW, LCD_En, SMData, //數(shù)碼管段碼 SMCom //數(shù)碼管位碼 );input Rst,Clk;output Txd,LCD_RS,LCD_En,LCD_RW;inout DQ;output[7:0] LCD_Data;output[7:0] SMData;output[3:0] SMCom;wire DataReady;//測溫完成信號wire [15:0] MeasureResult;//DS18B20測溫結(jié)果reg [15:0] Temperature;//產(chǎn)生LCD的位碼和段碼LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);//DS18B20測溫和發(fā)送 DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));//產(chǎn)生數(shù)碼管的位碼和段碼SMDisplay Gen_SM(.Rst(Rst),.
標(biāo)簽： fpga verilog hdl 溫度傳感器 ds18b20 lcd1620 數(shù)碼顯示
上傳時間： 2022-01-30
上傳用戶：
《Altera FPGA/CPLD設(shè)計（高級篇）（第2版）》結(jié)合作者多年工作經(jīng)驗，深入地討論了altera fpga/cpld的設(shè)計和優(yōu)化技巧。在討論fpga/cpld設(shè)計指導(dǎo)原則的基礎(chǔ)上，介紹了altera器件的高級應(yīng)用；引領(lǐng)讀者學(xué)習(xí)邏輯鎖定設(shè)計工具，詳細討論了時序約束與靜態(tài)時序分析方法；結(jié)合實例討論如何進行設(shè)計優(yōu)化，介紹了altera的可編程器件的高級設(shè)計工具與系統(tǒng)級設(shè)計技巧。 本書附帶光盤中收錄了altera quartus ii web版軟件，讀者可以安裝使用，同時還收錄了本書所有實例的完整工程、源代碼和使用說明文件，便于讀者邊學(xué)邊練，提高實際應(yīng)用能力。第1章 可編程邏輯設(shè)計指導(dǎo)原則 第2章 Altera器件高級特性與應(yīng)用第3章 LogicLock設(shè)計方法.第4章 時序約束與時序分析 第5章 設(shè)計優(yōu)化第6章 Altera其他高級工具 第7章 FPGA系統(tǒng)級設(shè)計技術(shù)
上傳時間： 2022-06-13
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
