日本精品600av,欧美日韩无遮挡,性久久久久久

rs編碼器

4對2解碼器利用CASE方式來做選擇較類似C語言

4對2解碼器利用CASE方式來做選擇較類似C語言

標簽： CASE 方式

上傳時間： 2014-01-19

上傳用戶：lgnf
RS碼譯碼器C語言工程

RS碼譯碼器C語言工程，為[255,191]碼率的譯碼結構，具有通用性

標簽： RS碼 C語言譯碼器工程

上傳時間： 2014-06-19

上傳用戶：hj_18
C編譯器CodeVersion實作驅動LCD 128*64 MICRO_Controller :ATmega16L

C編譯器CodeVersion實作驅動LCD 128*64 MICRO_Controller :ATmega16L

標簽： MICRO_Controller CodeVersion ATmega 128

上傳時間： 2013-12-26

上傳用戶：xieguodong1234
用于驅動器和編碼器的 RS-485 收發器原理圖

用于驅動器和編碼器的 RS-485 收發器原理圖

標簽： 驅動器編碼器 RS-485收發器

上傳時間： 2022-07-27

上傳用戶：
一個功放擴大器的程序

一個功放擴大器的程序，MCU是AT89C2051 帶有遙控器接收功能及音量控制PT2259 編碼器的檢測

標簽： 程序

上傳時間： 2013-12-13

上傳用戶：himbly
RS編譯碼器的設計與FPGA實現

Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器，證明了該方案的可行性。

標簽： FPGA RS編譯碼

上傳時間： 2013-06-11

上傳用戶：奇奇奔奔
基于FPGA的RS碼譯碼器的設計

介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設計與實現。測試表明，該譯碼器性能優良，適用于高速通信。

標簽： FPGA RS碼譯碼器

上傳時間： 2013-10-17

上傳用戶：cc1915
基于FPGA的RS碼譯碼器的設計

介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設計與實現。測試表明，該譯碼器性能優良，適用于高速通信。

標簽： FPGA RS碼譯碼器

上傳時間： 2013-12-13

上傳用戶：yzhl1988
PIC KS0108 圖型液晶驅動C源碼

PIC KS0108 圖型液晶驅動C源碼，編譯器為PICC18

標簽： 0108 PIC KS 液晶

上傳時間： 2014-01-18

上傳用戶：xzt
基于FPGA的RS255，223編解碼器的高速并行實現.rar

隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

標簽： FPGA 255 223

上傳時間： 2013-04-24

上傳用戶：思琦琦