電纜偏心嚴(yán)重影響電纜的質(zhì)量，因此在電纜生產(chǎn)時必須要進(jìn)行偏心檢測。該文針對目前我國電纜偏心檢測技術(shù)落后的現(xiàn)狀，提出采用電渦流檢測方法來研制可以對電纜進(jìn)行在線實時偏心檢測的自動化系統(tǒng)，并對此項檢測技術(shù)進(jìn)行了詳細(xì)研究。 該文先從偏心傳感器、數(shù)據(jù)采集器和上位機系統(tǒng)三大部分對電渦流式電纜偏心檢測系統(tǒng)進(jìn)行了整體設(shè)計。完成了偏心傳感器探頭的設(shè)計并解決了偏心傳感器振蕩電路的電源供應(yīng)問題和信號從旋轉(zhuǎn)部件到靜止部件的傳輸問題。以TLC2543A/D轉(zhuǎn)換器和AT89C52單片機為核心器件設(shè)計了數(shù)據(jù)采集器，完成模擬信號到數(shù)字信號的轉(zhuǎn)換，并通過RS-232串行通訊把采樣數(shù)據(jù)傳輸給PC機。利用VisualBasic語言開發(fā)了軟件系統(tǒng)，對接收的數(shù)據(jù)進(jìn)行了處理并對結(jié)果進(jìn)行了輸出顯示。 為了提高檢測系統(tǒng)的精度，系統(tǒng)中采用了模擬濾波器和數(shù)字濾波器。根據(jù)檢測系統(tǒng)中信號的特點，分別確定了模擬濾波器和數(shù)字濾波器的性能指標(biāo)，設(shè)計了抗混疊的3階巴特沃思模擬濾波器和5階橢圓型ⅡR低通數(shù)字濾波器，并采用適當(dāng)?shù)姆椒ㄟM(jìn)行了實現(xiàn)。在靜態(tài)的電纜偏心檢測實驗系統(tǒng)中對濾波器的性能進(jìn)行了驗證。 偏心傳感器是檢測系統(tǒng)中的關(guān)鍵部件，它的性能至關(guān)重要。該文通過構(gòu)造的靜態(tài)實驗系統(tǒng)對偏心傳感器的性能進(jìn)行了研究，分析了被測電纜線芯直徑、檢測線圈的匝數(shù)和檢測探頭的尺寸對偏心傳感器性能的影響。
上傳時間： 2013-06-19
上傳用戶：yt1993410
隨著微電子和計算機技術(shù)的迅速發(fā)展，傳統(tǒng)的金屬探測系統(tǒng)也正向著新的方向進(jìn)行快速更新和發(fā)展。金屬探測器最初主要應(yīng)用于工礦探測和軍用探雷，現(xiàn)在已經(jīng)廣泛應(yīng)用于旅行安檢以及食品、紡織、木材、玩具、藥品等生產(chǎn)加工行業(yè)的質(zhì)量安全檢測。在科學(xué)技術(shù)不斷進(jìn)步及金屬探測器在社會生活中的作用不斷凸現(xiàn)的時代背景下，怎樣提升和完善金屬探測儀器的性能，已經(jīng)成為本領(lǐng)域一個亟待解決的課題。 本課題的目的是設(shè)計一種雙頻率工作的數(shù)字式金屬探測系統(tǒng)，可以同時以較高的精度檢測到鐵磁性和非鐵磁性金屬，從工作模式上徹底改變普通金屬探測器檢測種類單一和精度不高的現(xiàn)狀。該檢測系統(tǒng)采用多通道同步數(shù)字頻率合成(DDS)技術(shù)產(chǎn)生正弦信號源，通過電渦流傳感器檢測金屬異物。系統(tǒng)以TMS320LF2407為數(shù)據(jù)處理中心，利用自學(xué)習(xí)算法來實現(xiàn)系統(tǒng)參數(shù)的自動調(diào)整，并設(shè)計了良好的人機對話界面，提高金屬探測器的可讀性和可操作性。 本文從金屬檢測的理論分析和雙頻金屬探測器的設(shè)計兩個方面做了具體闡述。理論分析部分從電磁場的角度論述了金屬物質(zhì)的幅度和相位特性，并得出了檢測頻率與不同金屬的檢測靈敏度存在相關(guān)性的結(jié)論。文中把系統(tǒng)設(shè)計分為三大部分：檢測系統(tǒng)的工作原理和總體構(gòu)造、系統(tǒng)硬件設(shè)計、系統(tǒng)軟件設(shè)計。第一部分主要闡述了整個系統(tǒng)的工作原理以及實現(xiàn)方案；硬件設(shè)計部分從檢測電路和控制電路兩個方面入手，詳細(xì)敘述了發(fā)射、接收、解調(diào)電路以及電渦流傳感器的設(shè)計過程，并著重介紹了DSP、單片機等主要芯片的接口電路設(shè)計，包括基于RS-485的SCI串口通信的硬件電路設(shè)計；軟件設(shè)計部分主要闡述了在CCS、u-Visin集成環(huán)境下DSP系統(tǒng)和人機對話系統(tǒng)的程序流程，并敘述了系統(tǒng)自學(xué)習(xí)方法的實現(xiàn)過程，最后著重分析了SCI串口通信的軟件實現(xiàn)方法。 文中最后整理了系統(tǒng)測試的實驗結(jié)果。通過實驗分析可知，采用雙頻工作的金屬探測器對鐵磁性和非鐵磁性金屬都有較高的檢測精度。整個系統(tǒng)的可讀性與可操作性較好，易于擴(kuò)展升級、性價比高，具有良好的應(yīng)用前景。
上傳時間： 2013-04-24
上傳用戶：bruce
數(shù)字技術(shù)、電力電子技術(shù)以及控制論的進(jìn)步推動弧焊電源從模擬階段發(fā)展到數(shù)字階段。數(shù)字化逆變弧焊電源不僅可靠性高、控制精度高而且容易大規(guī)模集成、方便升級，成為焊機的發(fā)展方向，推動了焊接產(chǎn)業(yè)的巨大發(fā)展。針對傳統(tǒng)的埋弧焊電源存在的體積大、控制電路復(fù)雜、可靠性差等問題，本文提出了雙逆變結(jié)構(gòu)的焊機主電路實現(xiàn)方法和基于“MCU+DSP”的數(shù)字化埋弧焊控制系統(tǒng)的設(shè)計方案。 本文詳細(xì)介紹了埋弧焊的特點和應(yīng)用，從主電源、控制系統(tǒng)兩個方面闡述了數(shù)字化逆變電源的發(fā)展歷程，對數(shù)字化交流方波埋弧焊的國內(nèi)外研究現(xiàn)狀進(jìn)行了深入探討，設(shè)計了雙逆變結(jié)構(gòu)的數(shù)字化焊接系統(tǒng)，實現(xiàn)了穩(wěn)定的交流方波輸出。 根據(jù)埋弧焊的電弧特點和交流方波的輸出特性，本文采用雙逆變結(jié)構(gòu)設(shè)計焊機主電路，一次逆變電路選用改進(jìn)的相移諧振軟開關(guān)，二次逆變電路選用半橋拓?fù)湫问剑⒀芯苛藘纱文孀冞^程的原理和控制方式，進(jìn)行了相關(guān)參數(shù)計算。根據(jù)主電路電路的設(shè)計要求，電流型PWM控制芯片UC3846用于一次逆變電路的控制并抑制變壓器偏磁，選擇集成驅(qū)動芯片EXB841作為二次逆變電路的驅(qū)動。 本課題基于“MCU+DSP”的雙機主控系統(tǒng)來實現(xiàn)焊接電源的控制。其中主控板單片機ATmega64L主要負(fù)責(zé)送絲機和行走小車的速度反饋及閉環(huán)PI運算、電機PWM斬波控制以及過壓、過流、過熱等保護(hù)電路的控制。DSP芯片MC56F8323則主要負(fù)責(zé)焊接電流、焊接電壓的反饋和閉環(huán)PI運算以及控制焊接時序，以確保良好的電源外特性輸出。外部控制箱通過按鍵、旋轉(zhuǎn)編碼器進(jìn)行焊接參數(shù)和焊接狀態(tài)的給定，預(yù)置和顯示各種焊接參數(shù)，快速檢測焊機狀態(tài)并加以保護(hù)。 主控板芯片之間通過SPI通訊，外部控制箱和主控板之間則通過RS—485協(xié)議交換數(shù)據(jù)。通過軟件設(shè)計，實現(xiàn)焊接參數(shù)的PI調(diào)節(jié)，精確控制了焊接過程，并進(jìn)行了抗干擾設(shè)計，解決了影響數(shù)字化埋弧焊電源穩(wěn)定運行的電磁兼容問題。 系統(tǒng)分析了交流方波參數(shù)的變化對焊接效果的影響，通過對焊接電流、焊接電壓的波形分析，證明了本課題設(shè)計的埋弧焊電源能夠精確控制引弧、焊接、 收弧等焊接時序，并可以有效抑制功率開關(guān)器件的過流和變壓器的偏磁問題，取得了良好的焊接效果。 最后，對數(shù)字化交流方波埋弧焊的控制系統(tǒng)和焊接試驗進(jìn)行了總結(jié)，分析了系統(tǒng)存在的問題和不足，并指出了新的研究方向。 關(guān)鍵詞：埋弧焊；交流方波；數(shù)字化；逆變；軟開關(guān)技術(shù)
上傳時間： 2013-04-24
上傳用戶：kjgkadjg
主要程序代碼有 單片機與LED數(shù)碼管接口 LED大屏幕顯示器和接口 字符LCD 液晶顯示和接口 單片機與鍵盤接口 A/D轉(zhuǎn)換器接口 D/A 轉(zhuǎn)換器接口 串行通信基礎(chǔ) MCS-51的串行接口 MCS-51單片機雙機通信 RS-232C串行通信總線標(biāo)準(zhǔn)及其接口 存儲器的擴(kuò)展 串行口的I/O口擴(kuò)展 數(shù)字鐘的設(shè)計與制作 單片機溫度檢測記錄系統(tǒng)
標(biāo)簽： zip 單片機 C語言 應(yīng)用技術(shù)
上傳時間： 2013-08-01
上傳用戶：shwjl
為了解決現(xiàn)有環(huán)形線圈車檢器在工程應(yīng)用中出現(xiàn)的誤檢問題，尤其是對同一輛大車的多次誤觸發(fā)問題，本文深入研究導(dǎo)致誤檢現(xiàn)象的具體原因，并在這基礎(chǔ)上提出了一套軟硬件的解決方法，以減少誤觸發(fā)現(xiàn)象，提高檢測的準(zhǔn)確率。 為了方便測量與調(diào)試，本文設(shè)計了一個PC端軟件。它與實驗室原有的頻率采集工具一塊配合工作，能實時而直觀地察看車檢器的工作狀況，從而有利于實驗數(shù)據(jù)的采集與問題分析。通過實驗分析，本文總結(jié)了誤檢現(xiàn)象的若干情形，以及導(dǎo)致誤檢問題的主要原因。 針對上述分析的發(fā)現(xiàn)—車檢器采用的單一閾值法不能適應(yīng)復(fù)雜的應(yīng)用環(huán)境，本文對檢測算法作了改進(jìn)：對車輛到達(dá)的檢測，仍采用單一閾值法；對車輛離開的檢測，則采用平坦性判定法。后者利用了在車輛離開時，線圈頻率從非平坦變?yōu)槠教惯@一特征。它有簡單、易移植和防誤檢的特點。 為了從應(yīng)用層面解決問題，本文設(shè)計了一種基于改進(jìn)算法的車檢器。與同類車檢器相比，它除了集成上述車檢算法外，還提供一個RS-232的測試端口，按一定的數(shù)據(jù)協(xié)議與PC端的診斷軟件通訊，能夠幫助現(xiàn)場測試工作的開展。 本文還利用了新車檢器做了兩組的實驗：實驗室環(huán)境與高速公路車輛檢測現(xiàn)場環(huán)境下的實驗。第一組驗證了改進(jìn)算法的防誤檢性能，并計算它的檢測延遲。其中檢測延遲的計算，有助于協(xié)調(diào)車輛檢測系統(tǒng)中線圈、車檢器與攝像頭三者間的工作。第二組驗證了新車檢器的檢測性能，包括識別和延遲兩方面內(nèi)容。兩組實驗結(jié)果都證實了改進(jìn)算法的實用價值。
標(biāo)簽： 環(huán)形 技術(shù)研究 線圈
上傳時間： 2013-06-16
上傳用戶：1406054127
本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實現(xiàn)嵌入式WEB服務(wù)器，此服務(wù)器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet，這樣就能夠利用Internet實現(xiàn)對各種嵌入式設(shè)備的低成本遠(yuǎn)程訪問和資源共享。 本研究實現(xiàn)的嵌入式WEB服務(wù)器以STC89C51系列單片機為核心，用其串口作為與嵌入式設(shè)備的接口，用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口，并通過軟件實現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換，通過以太網(wǎng)實現(xiàn)嵌入式設(shè)備與遠(yuǎn)程計算機之間的雙向數(shù)據(jù)通信，給出了硬件設(shè)計和軟件實現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動。軟件部分研究實現(xiàn)了TCP/IP的各層協(xié)議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實際中得以應(yīng)用，如對于蓄電池電壓的遠(yuǎn)程檢測等。 研究結(jié)果表明，利用嵌入式WEB服務(wù)器將嵌入式設(shè)備連入Internet網(wǎng)絡(luò)是切實可行的。經(jīng)實驗測試整個系統(tǒng)占用資源少，成本較低、移植性較好，能夠完成常用的相關(guān)網(wǎng)絡(luò)通訊功能，網(wǎng)絡(luò)數(shù)據(jù)傳輸可靠性較好。
上傳時間： 2013-04-24
上傳用戶：liucf
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進(jìn)行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個傳輸流復(fù)用，最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實現(xiàn)方案，主要進(jìn)行了如下幾項工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對每個信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個模塊及QPSK調(diào)制的設(shè)計方案及實現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點，對編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計以Altera公司的QuartusⅡ為開發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實現(xiàn)，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統(tǒng)設(shè)計中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
隨著信息時代的到來，用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達(dá)接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實現(xiàn)。由于進(jìn)行了超前運算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時延時更小。 本論文設(shè)計了C++仿真平臺，并與HDL代碼結(jié)果進(jìn)行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
人臉自動識別技術(shù)是模式識別、圖像處理等學(xué)科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識別算法原理，發(fā)展概況和前景，包括人臉檢測算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項目情況，系統(tǒng)劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對C++算法進(jìn)行了優(yōu)化處理，通過仿真與軟件算法結(jié)果進(jìn)行比對，評估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實現(xiàn)。 主要研究內(nèi)容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對Coreconnect的OPB總線仲裁機理進(jìn)行了兩種算法的比較，RTL 設(shè)計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進(jìn)行同步比較測試，使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設(shè)計和調(diào)試進(jìn)度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預(yù)處理，識別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對其原理進(jìn)行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因為它具有快速，準(zhǔn)確，弱時實的特點。預(yù)處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來效果的前提下，根據(jù)FPGA 硬件特點對算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現(xiàn)時可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計的模塊之間選擇性能更好的一個來調(diào)用，F(xiàn)IFO的設(shè)計提供同步和異步時鐘域的數(shù)據(jù)緩存。設(shè)計在ISE和VC++軟件平臺同時進(jìn)行，隨時對verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測和比對。全部設(shè)計模塊通過仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實現(xiàn)。
上傳時間： 2013-07-13
上傳用戶：李夢晗
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
