提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
上傳時間： 2013-11-10
上傳用戶：sjb555
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設計方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號調理電路、中間數(shù)據(jù)處理部分、后端的驅動電路。同時給出了DSP和FPGA之間通過SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設計的磁鐵電源控制器有很好的控制和運算能力，同時具有很好的靈活性和可靠性。
上傳時間： 2014-01-27
上傳用戶：suicoe
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
上傳時間： 2013-11-15
上傳用戶：lyy1234
This application note shows how to achieve low-cost, efficient serial configuration for Spartan FPGA designs. The approachrecommended here takes advantage of unused resources in a design, thereby reducing the cost, part count, memory size,and board space associated with the serial configuration circuitry. As a result, neither processor nor PROM needs to be fullydedicated to performing Spartan configuration.In particular, information is provided on how the idle processing time of an on-board controller can be used to loadconfiguration data from an off-board source. As a result, it is possible to upgrade a Spartan design in the field by sending thebitstream over a network.
上傳時間： 2014-08-16
上傳用戶：adada
WP369可擴展式處理平臺-各種嵌入式系統(tǒng)的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
上傳時間： 2013-10-22
上傳用戶：685
在基于ASIC或FPGA的設計中，設計人員必須認真考慮某些性能標準，他們面臨的挑戰(zhàn)主要體現(xiàn)在面積、速度和功耗方面?！ ∨cASIC一樣，供應商在FPGA設計中也需要應對面積和速度的挑戰(zhàn)。隨著門數(shù)不斷增加，F(xiàn)PGA需要更大的面積和尺寸來適應更多的應用，設計工具需要采用更好的算法以便更有效地利用面積。不斷演進的FPGA技術也給設計人員帶來一系列新的挑戰(zhàn)，電源利用率就是其中之一，這對于為手持或便攜式設備設計基于FPGA的嵌入式系統(tǒng)來說是急需解決的問題。
上傳時間： 2013-11-14
上傳用戶：wkchong
本部門所承擔的FPGA設計任務主要是兩方面的作用：系統(tǒng)的原型實現(xiàn)和ASIC的原型驗證。編寫本流程的目的是： l 在于規(guī)范整個設計流程，實現(xiàn)開發(fā)的合理性、一致性、高效性。 l 形成風格良好和完整的文檔。 l 實現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。 l 便于新員工快速掌握本部門FPGA的設計流程。
上傳時間： 2013-11-24
上傳用戶：xmsmh
傳統(tǒng)空時自適應處理（STAP）算法不能抑制和導航信號同一方向的窄帶干擾并且輸出信干噪比不理想。針對此問題，本文提出了一種結合加權波束的改進STAP抗干擾算法。這種新的算法能有效地抑制窄帶和寬帶干擾，并提升了輸出信干噪比（SINR）。
上傳時間： 2013-11-05
上傳用戶：yph853211
L2TP（Layer Two tunneling Protocol）是實現(xiàn)二層隧道VPN（Virtual Private Network）的主要技術，有L2TPV2和L2TPV3兩個協(xié)議標準；為了進一步提高私有網(wǎng)絡的安全性，本文研究了VPN和L2TP隧道技術的基本實現(xiàn)技術，并在現(xiàn)有L2TPV2協(xié)議非對稱工作模型的基礎上實現(xiàn)了向下兼容的支持對稱工作模型的L2TPV3協(xié)議，并對系統(tǒng)的功能和性能進行了測試和分析，測試結果顯示該實現(xiàn)方案能夠正常完成L2TPV3隧道的建立以及協(xié)議報文的收發(fā)，且系統(tǒng)性能穩(wěn)定。
標簽： L2TPV3
上傳時間： 2013-10-31
上傳用戶：iven
在衛(wèi)星的地面測試中，地面模擬系統(tǒng)發(fā)送遙控遙測信號并接收衛(wèi)星的返回信號，將其下變頻到中頻進行解調，從而獲取衛(wèi)星工作狀態(tài)和運行環(huán)境，模擬其在軌運行工作情況。針對目前采用有源相控陣天線技術的衛(wèi)星地面測試，本文設計實現(xiàn)了一種DBF體制的地面模擬系統(tǒng)接收機，該接收機采用超外差式二次變頻設計，具有高增益、低噪聲系數(shù)、低群時延波動、良好的通道間幅相一致性和穩(wěn)定性，同時集成度高，體積小，可制造性強，能夠充分的滿足采用有源相控陣技術的衛(wèi)星地面測試要求。
標簽： DBF 模擬系統(tǒng) 收機設計
上傳時間： 2013-11-11
上傳用戶：我累個乖乖
