欧美日韩亚洲一区二区三区在线,北条麻妃国产九九精品视频,蜜臀av国产精品久久久久

system-<b>On</b>-chip

基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)研究與設計.rar

隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經(jīng)成為整個設計中最大的瓶頸。使用FPGA系統(tǒng)對ASIC設計進行功能驗證，就是利用FPGA器件實現(xiàn)用戶待驗證的IC設計。利用測試向量或通過真實目標系統(tǒng)產(chǎn)生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標系統(tǒng)中同時測試系統(tǒng)中運行的實際軟件。FPGA仿真的突出優(yōu)點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點是速度快，實時性好。可以將SOC軟件調試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進行。此設計以ALTERA公司的FPGA為主體來構建驗證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標系統(tǒng)，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統(tǒng)后續(xù)軟件的開發(fā)和調試。本文介紹了芯片驗證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺，提出了驗證系統(tǒng)的總體設計方案，重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數(shù)據(jù)鏈路；根據(jù)芯片驗證的要求，設計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗證。本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產(chǎn)某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。

標簽： JTAG FPGA SOC

上傳時間： 2013-05-25

上傳用戶：ccsp11
基于FPGA的π4DQPSK全數(shù)字中頻發(fā)射機和接收機的實現(xiàn).rar

本文以電子不停車收費系統(tǒng)課題為背景，設計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調制，數(shù)字上/下變頻，數(shù)字解調在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結構，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。

標簽： 4DQPSK FPGA 全數(shù)字

上傳時間： 2013-06-23

上傳用戶：chuckbassboy
基于ARM嵌入式平臺的X86譯碼SoC架構設計.pdf

SoC(System On a Chip)又稱為片上系統(tǒng)，是指將微處理器、模擬IP核、數(shù)字IP核和存儲器（或片外存儲器接口）集成在單一芯片上。SoC產(chǎn)品不斷朝著體積小、功能強的方向發(fā)展，芯片內部整合越來越多的功能。ARM架構作為嵌入式系統(tǒng)流行的應用，其應用的擴展面臨軟件擴充的問題，而X86平臺上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺，則可以在一定程度上解決軟件擴充的問題。本論文針對X86指令在ARM中兼容的應用，以智能手機的應用為例，提出了基于ARM嵌入式平臺，使用X86指令到ARM指令的二進制翻譯模塊，達到對X86指令的兼容。主要研究ARM公司的片上總線系統(tǒng)——AMBA AHB和AMBA APB片上總線標準。對Multi-layer總線結構進行研究，分析了Multi-layer AHB系統(tǒng)中使用的Bus Matrix模塊的結構，從Bus Matrix模塊的內部矩陣結構和系統(tǒng)架構兩方面針對系統(tǒng)的特點作出優(yōu)化。最后介紹了論文采用的事物級模型與Verilog HDL協(xié)同仿真的方法和系統(tǒng)的控制過程，通過仿真結果的比較，驗證了利用二進制翻譯模塊實現(xiàn)X86指令執(zhí)行的可行性和優(yōu)化后的架構較適合于X86翻譯系統(tǒng)的應用。

標簽： ARM X86 SoC

上傳時間： 2013-06-28

上傳用戶：釣鰲牧馬
基于FPGA的π4-DQPSK全數(shù)字中頻發(fā)射機和接收機的實現(xiàn)

本文以電子不停車收費系統(tǒng)課題為背景，設計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調制，數(shù)字上/下變頻，數(shù)字解調在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結構，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。

標簽： DQPSK FPGA 全數(shù)字中頻

上傳時間： 2013-07-18

上傳用戶：saharawalker
紅外動目標識別跟蹤系統(tǒng)DSPFPGA硬件設計與實現(xiàn)

視頻目標識別與跟蹤技術是當今世界重要的研究課題,它涉及圖像處理、自動控制、計算機應用等學科,該文主要論述該項目的具體實現(xiàn)及相關理論分析,重點在于該系統(tǒng)的硬件模塊實現(xiàn)及分析.該系統(tǒng)的硬件模塊是典型的高速數(shù)字電路,這也是當今世界電路設計的一大熱點.同時,該系統(tǒng)的硬件模塊不同于傳統(tǒng)的模擬、數(shù)字電路.嚴格的說它是基于可編程芯片的系統(tǒng)(System On Programmable Chip).它與傳統(tǒng)電路的最大不同在于,硬件模塊本身不具備任何功能,但該硬件模塊可以與相應的軟件結合(此處,我們將FPGA中的可編程指令也廣義的歸入軟件范疇),實現(xiàn)相應的功能.換言之,該硬件模塊通過換用其他軟件,可以實現(xiàn)其他功能.所以從這個意義上講,我們也可以將其稱為基于可編程芯片的通用平臺系統(tǒng)(General System On Programmable Chip).此外,該文還對該系統(tǒng)進行了嘗試性的層狀結構描述,這種描述同樣適用于其它IT目的或電子系統(tǒng).

標簽： DSPFPGA 紅外目標識別硬件設計

上傳時間： 2013-04-24

上傳用戶：yumiaoxia
基于FPGA的8位增強型CPU設計與驗證

隨著信息技術的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應用于嵌入式系統(tǒng)中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現(xiàn)，對SoC設計作了初步研究。在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設計規(guī)劃。利用有限狀態(tài)機及微程序的思想完成了控制通路的各個層次模塊的設計規(guī)劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機器周期對應一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實現(xiàn)了各個模塊的設計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現(xiàn)有單片機進行升級和擴展。本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標上均優(yōu)于傳統(tǒng)的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。

標簽： FPGA CPU 8位增強型

上傳時間： 2013-04-24

上傳用戶：jlyaccounts
基于FPGA的指紋識別模塊設計

隨著 EDA 技術及微電子技術的飛速發(fā)展，現(xiàn)場可編程門陣列(Field Programmable Gate Array，簡稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設計水平也達到了一個新的高度。基于FPGA的嵌入式系統(tǒng)設計為現(xiàn)代電子產(chǎn)品設計帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應用在FPGA上的典型例子，本文設計的指紋識別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設計。通過IP核技術和靈活的軟硬件編程，實現(xiàn)Nios Ⅱ對FPGA外圍器件的控制，并對指紋處理算法進行了改進，研究了指紋識別算法到Nios Ⅱ系統(tǒng)的移植。本文首先闡述了指紋識別模塊的SOPC設計方案，然后是對模塊的詳細設計。在硬件方面，完成了指紋識別模塊的 FPGA 硬件設計，包括 FPGA 內部的Nios Ⅱ系統(tǒng)硬件設計和 FPGA 外圍電路設計。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構建成NiosⅡ硬件系統(tǒng)，后者是電源和時鐘電路、SDRAM存儲器電路、FLASH存儲器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實物硬件設計，給出了設計方法和電路連接圖。在軟件方面，包括下面兩個內容：完成 FPGA 外圍器件程序設計，實現(xiàn)對外圍器件的操作。深入的研究了指紋識別算法。對指紋圖像識別算法中的指紋圖像濾波和匹配算法進行了分析，提出了指紋圖像增強改進算法和匹配改進算法，通過試驗，改進后的指紋圖像濾波算法取得了較好的指紋圖像增強效果。改進后的匹配算法速度較快，誤識率較低。最后研究了指紋識別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實現(xiàn)。

標簽： FPGA 指紋識別模塊設計

上傳時間： 2013-06-12

上傳用戶：yx007699
基于AT89C52單片機的語音錄放系統(tǒng)

設計一種基于AT89C52的語音錄放系統(tǒng)，利用單片機、ISD2560語音錄放器件、麥克風、揚聲器等元器件實現(xiàn)硬件電路的設計，并利用C51高級語言設計ISD2560器件控制字的寫入和定時中斷程序。經(jīng)軟硬件調試，結果表明該系統(tǒng)錄放效果良好，具有一定的工程實用價值。 Abstract: Voice recording and playback system based on AT89C52is designed in this paper.Using the single-chip microcomputer，voice recording and playback chip ISD2560，microphone and speaker to realize the hardware circuit design.Writing ISD2560control words and timing interrupt procedures are designed by C51advanced language.Through the hardware and software test,voice recording and playback system play better voice,and this system has some engineering practical values.

標簽： 89C C52 AT 89

上傳時間： 2013-10-20

上傳用戶：ywcftc277
基于C8051F040的方位角測試系統(tǒng)

提出一種基于C8051F040的炮塔方位角測試系統(tǒng)的設計方案，給出測試系統(tǒng)的各個模塊軟硬件設計。炮塔方位角測試系統(tǒng)集數(shù)據(jù)采集，數(shù)據(jù)傳輸和數(shù)據(jù)顯示等功能于一體，實現(xiàn)了炮塔方位角裝置的離線檢測。系統(tǒng)軟件采用C51編寫，對單片機進行有效電源管理，保證了系統(tǒng)的穩(wěn)定性，可靠性。 Abstract: This paper puts forwards a design of artillery position system based on C8051F040，describes all modules hardware and software design of measurement system.The system has the function of information collection，transmission，and display.It can measure artillery position system in offline.The system software using C51can manage the power of single chip microcomputer，guarantee the stability，reliability.

標簽： C8051F040 方位角測試系統(tǒng)

上傳時間： 2014-12-27

上傳用戶：7891
基于DAC7512的數(shù)控直流恒流源設計

為了解決磁放大器性能測試過程中，需要對其供給不同數(shù)值恒定電流的問題，設計了一種基于DAC7512和單片機的數(shù)控恒流源系統(tǒng)。該系統(tǒng)采用AT89C51作為主控器件，將計算機發(fā)送的電流控制字命令轉換為D/A轉換器控制字，通過模擬SPI通信接口，寫D/A控制字到DAC7512，從而控制其輸出相應數(shù)字電壓值，經(jīng)差動縮放電路、電壓/電路變換電路和功率驅動電路，最后輸出恒定電流。實驗結果表明，恒流源輸出電流調節(jié)范圍為-45~+45 mA、精度為±0.1 mA，分辨率達0.024 4 mA，具有應用靈活，外圍電路簡單，可靠性高的特點。該數(shù)控直流恒流源也可為相關產(chǎn)品的測試系統(tǒng)研發(fā)提供參考。 Abstract: In order to solve the need to supply different values constant current for the magnetic amplifier in testing process， numerical control constant current source system was designed based on DAC7512 chip and microcontroller technology. The system used the AT89C51 as the main chip， which can convert the current control word from computer into to D/A control words. And the system wrote D/A control word into the DAC7512 chip to control the output voltage value by the SPI communication interface， which can output corresponding constant current figures by scaling circuit， the V/I converter and power drive circuit. Experimental results show that the current source output current adjustment range is -45~+45mA， accuracy is ± 0.1mA， and resolution ratio is 0.024 4mA

標簽： 7512 DAC 數(shù)控直流恒流源

上傳時間： 2014-12-27

上傳用戶：invtnewer

<option id="6maeu"></option>