頻譜分析儀的主要工作原理 接收到的中頻模擬信號經(jīng)過A/D轉(zhuǎn)換為14位的數(shù)字信 號，首先對數(shù)字信號進行數(shù)字下變頻（DDC），得到I路、Q路信號，然后根據(jù)控制信號對I路、Q路信號進行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對I路、Q路信號分別進行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對信號進行加窗、FFT（對頻譜進行分析時進行FFT運算， 對功率譜進行分析時不進行FFT運算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進行顯示與控制的后續(xù)處理。
上傳時間： 2013-10-19
上傳用戶：幾何公差
可編程邏輯器件（PLD）是嵌入式工業(yè)設計的關鍵元器件。在工業(yè)設計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應用中都具有以下優(yōu)點： 1. 設計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設計能夠適應協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發(fā)、IP集成以及調(diào)試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
上傳時間： 2013-11-22
上傳用戶：wuchunzhong
白皮書：采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實現(xiàn)性能和功耗目標。點擊馬上下載！
上傳時間： 2013-11-16
上傳用戶：huangld
基于ZedBoard和linux的應用程序HelloWorld的實現(xiàn)（完整工程）獲取Zedboard可運行的linux Digilent官網(wǎng)給出Zedboard的可運行l(wèi)inux設計ZedBoard_OOB_Design包，可從http://www.digilentinc.com/Data/Documents/Other/ZedBoard_OOB_Design.zip獲取，下載后解壓，可以看到包的結(jié)構(gòu)和內(nèi)容
標簽： HelloWorld ZedBoard linux 應用程序
上傳時間： 2013-11-03
上傳用戶：lvzhr
本設計的整體思路是：以XILINX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應到的人體紅外線信息，并利用溫度傳感器DS18B20檢測環(huán)境溫度并直接輸出數(shù)字溫度信號給FPGA 進行處理，在LED數(shù)碼管上顯示當前環(huán)境溫度值以及預設溫度值。通過獨立鍵盤輸入預設溫度值，其中預設溫度值只能為整數(shù)形式，檢測到的當前環(huán)境溫度可精確 到小數(shù)點后一位。同時采用PWM脈寬調(diào)制方式來改變直流風扇電機的轉(zhuǎn)速。并通過兩個按鍵改變預設溫度值，一個提高預設溫度，另一個降低預設溫度值。系統(tǒng)結(jié) 構(gòu)框圖如下：
上傳時間： 2013-11-14
上傳用戶：dianxin61
系統(tǒng)實現(xiàn)計劃： 1、首先是熟悉NetFPGA平臺，并進行平臺搭建，NetFPGA通過計算機的PCI接口與上位機進行數(shù)據(jù)交互和系統(tǒng)設置等工作； 2、根據(jù)NetFPGA的路由器功能對其進行硬件代碼的編寫和改進； 3、接下來是使用C語言編寫網(wǎng)絡行為記錄器； 4、設計管理系統(tǒng)、Web服務器、數(shù)據(jù)庫。
標簽： Xilinx HDUSec FPGA 網(wǎng)絡
上傳時間： 2013-11-08
上傳用戶：xingisme
頻率特征測試儀是用來測量電路傳輸特性和阻抗特性的儀器，簡稱掃頻儀。掃頻信號源是掃頻儀的主要功能部件，作用是產(chǎn)生測量用的正弦掃頻信號，其 掃頻范圍可調(diào)，輸出信號幅度等幅。本設計采用DDS（數(shù)字頻率合成技術）產(chǎn)生掃頻信號，以Xilinx FPGA為控制核心，通過A/D和D/A等接口電路，實現(xiàn)掃頻信號頻率的步進調(diào)整、幅度與相位的測量，創(chuàng)新的使用了計算機軟件作為儀器面板來顯示被測網(wǎng)絡 幅頻特性與相頻特性，并且測試結(jié)果可保存到各種存儲介質(zhì)中。
上傳時間： 2013-10-19
上傳用戶：xiaoxiang
手把手教你學CPLD/FPGA與單片機聯(lián)合設計（前3章） 作者：周興華；出版社： 北京航空航天大學出版社 內(nèi)容簡介：本書以實踐（實驗）為主線，以生動短小的實例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設計開發(fā)編程。理論與實踐緊密結(jié)合，由淺入深、循序漸進地引導讀者進行學習、實驗，這樣讀者學得進、記得牢，不會產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設計。
上傳時間： 2013-10-20
上傳用戶：xjz632
QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2014-12-28
上傳用戶：fghygef
