亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

v-HDL

  • Verilog HDL程序設(shè)計(jì)教程

    Verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

    標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

    上傳時(shí)間： 2013-05-26

    上傳用戶：cy_ewhat

  • VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)

    夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程Verilog HDL

    標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)

    上傳時(shí)間： 2013-07-20

    上傳用戶：FFAN

  • 基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘

    本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim

    標(biāo)簽： Verilog HDL 多功能 數(shù)字

    上傳時(shí)間： 2013-07-21

    上傳用戶：ve3344

  • HDL Designer Series 2010.2a win320

    Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計(jì)輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無(wú)論設(shè)計(jì)復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語(yǔ)言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計(jì)，讓客戶新產(chǎn)品于更短時(shí)間內(nèi)上

    標(biāo)簽： Designer 2010.2 Series HDL

    上傳時(shí)間： 2013-08-05

    上傳用戶：hustfanenze

  • Active HDL 8.4.30

    ALDEC公司的Active-HDL是一個(gè)開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語(yǔ)言或有限狀態(tài)機(jī) 方式

    標(biāo)簽： Active HDL 30

    上傳時(shí)間： 2013-07-14

    上傳用戶：來茴

  • Active HDL 8.10

    ALDEC公司的Active-HDL是一個(gè)開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語(yǔ)言或有限狀態(tài)機(jī) 方式

    標(biāo)簽： Active 8.10 HDL

    上傳時(shí)間： 2013-05-29

    上傳用戶：1583060504

  • 視頻圖像采集verilog HDl源程序

    ：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

    標(biāo)簽： verilog HDl 視頻圖像 源程序

    上傳時(shí)間： 2013-04-24

    上傳用戶：koulian

  • 《Verilog HDL 硬件描述語(yǔ)言》

    ·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目      錄譯者序前言第1章   簡(jiǎn)介&n

    標(biāo)簽： nbsp Verilog HDL 硬件描述語(yǔ)言

    上傳時(shí)間： 2013-07-02

    上傳用戶：6404552

  • Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）

    ·本書從用戶的角度全面闡述了Verilog HDL語(yǔ)言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用Verilog語(yǔ)言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語(yǔ)法。全書從基本概念講起，并逐漸過渡到編程語(yǔ)言接口以及邏輯綜合等高級(jí)主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。本書適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)

    標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計(jì)

    上傳時(shí)間： 2013-04-24

    上傳用戶：gyq

  • Verilog HDL: A Guide to Digital Design and

    ·Verilog HDL: A Guide to Digital Design and  

    標(biāo)簽： nbsp Verilog Digital Design

    上傳時(shí)間： 2013-04-24

    上傳用戶：誰(shuí)偷了我的麥兜

主站蜘蛛池模板： 珲春市| 桂阳县| 萝北县| 深州市| 西充县| 瓦房店市| 房山区| 托克托县| 彭阳县| 扎囊县| 丽江市| 义马市| 建平县| 潞城市| 南投县| 灌南县| 迭部县| 青浦区| 尉氏县| 泾川县| 定州市| 丹江口市| 嘉峪关市| 澄城县| 宁河县| 曲水县| 车险| 秦安县| 泾川县| 赞皇县| 金沙县| 分宜县| 平泉县| 永顺县| 高邮市| 信阳市| 项城市| 长沙县| 满洲里市| 泰州市| 加查县|