亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

v-HDL

  • Verilog HDL程序設(shè)計教程

    Verilog HDL程序設(shè)計教程,一本實用的教程，值得一看。

    標簽： Verilog HDL 程序設(shè)計 教程

    上傳時間： 2013-05-26

    上傳用戶：cy_ewhat

  • VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

    夏宇聞教授的數(shù)字系統(tǒng)設(shè)計教程Verilog HDL

    標簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

    上傳時間： 2013-07-20

    上傳用戶：FFAN

  • 基于Verilog HDL設(shè)計的多功能數(shù)字鐘

    本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim

    標簽： Verilog HDL 多功能 數(shù)字

    上傳時間： 2013-07-21

    上傳用戶：ve3344

  • HDL Designer Series 2010.2a win320

    Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計輸入、分析與管理功能，包括更強大的聯(lián)機資料表格，無論設(shè)計復雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計，讓客戶新產(chǎn)品于更短時間內(nèi)上

    標簽： Designer 2010.2 Series HDL

    上傳時間： 2013-08-05

    上傳用戶：hustfanenze

  • Active HDL 8.4.30

    ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機 方式

    標簽： Active HDL 30

    上傳時間： 2013-07-14

    上傳用戶：來茴

  • Active HDL 8.10

    ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機 方式

    標簽： Active 8.10 HDL

    上傳時間： 2013-05-29

    上傳用戶：1583060504

  • 視頻圖像采集verilog HDl源程序

    ：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

    標簽： verilog HDl 視頻圖像 源程序

    上傳時間： 2013-04-24

    上傳用戶：koulian

  • 《Verilog HDL 硬件描述語言》

    ·詳細說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目      錄譯者序前言第1章   簡介&n

    標簽： nbsp Verilog HDL 硬件描述語言

    上傳時間： 2013-07-02

    上傳用戶：6404552

  • Verilog HDL數(shù)字設(shè)計與綜合（第二版）

    ·本書從用戶的角度全面闡述了Verilog HDL語言的重要細節(jié)和基本設(shè)計方法，并詳細介紹了Verilog 2001版的主要改進部分。本書重點關(guān)注如何應用Verilog語言進行數(shù)字電路和系統(tǒng)的設(shè)計和驗證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標準。本書適合電子、計算機、自動控制等專業(yè)

    標簽： Verilog nbsp HDL 數(shù)字設(shè)計

    上傳時間： 2013-04-24

    上傳用戶：gyq

  • Verilog HDL: A Guide to Digital Design and

    ·Verilog HDL: A Guide to Digital Design and  

    標簽： nbsp Verilog Digital Design

    上傳時間： 2013-04-24

    上傳用戶：誰偷了我的麥兜

主站蜘蛛池模板： 浦北县| 长子县| 鹿邑县| 阳新县| 盐亭县| 汉中市| 咸宁市| 同江市| 阜阳市| 库尔勒市| 建始县| 寿宁县| 玉溪市| 清镇市| 古蔺县| 乡宁县| 宿松县| 上林县| 孟连| 黄梅县| 静宁县| 诸暨市| 公主岭市| 金乡县| 富川| 曲阳县| 商河县| 高唐县| 淮阳县| 西乌| 兴化市| 兰西县| 浦江县| 天全县| 河曲县| 沙雅县| 马尔康县| 弋阳县| 历史| 南涧| 阿拉善右旗|