亚洲精品福利电影,欧美日韩精品一二三区,亚洲国产精品精华素

v-hdl

Verilog HDL程序設(shè)計教程

Verilog HDL程序設(shè)計教程,一本實用的教程，值得一看。

標(biāo)簽： Verilog HDL 程序設(shè)計教程

上傳時間： 2013-05-26

上傳用戶：cy_ewhat
VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

夏宇聞教授的數(shù)字系統(tǒng)設(shè)計教程Verilog HDL

標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

上傳時間： 2013-07-20

上傳用戶：FFAN
基于Verilog HDL設(shè)計的多功能數(shù)字鐘

本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim

標(biāo)簽： Verilog HDL 多功能數(shù)字

上傳時間： 2013-07-21

上傳用戶：ve3344
HDL Designer Series 2010.2a win320

Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計輸入、分析與管理功能，包括更強大的聯(lián)機資料表格，無論設(shè)計復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計，讓客戶新產(chǎn)品于更短時間內(nèi)上

標(biāo)簽： Designer 2010.2 Series HDL

上傳時間： 2013-08-05

上傳用戶：hustfanenze
Active HDL 8.4.30

ALDEC公司的Active-HDL是一個開放型的仿真工具。可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機方式

標(biāo)簽： Active HDL 30

上傳時間： 2013-07-14

上傳用戶：來茴
Active HDL 8.10

ALDEC公司的Active-HDL是一個開放型的仿真工具。可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機方式

標(biāo)簽： Active 8.10 HDL

上傳時間： 2013-05-29

上傳用戶：1583060504
視頻圖像采集verilog HDl源程序

：視頻圖像采集verilog HDl源程序，視頻解碼芯片部分的，可以供參考

標(biāo)簽： verilog HDl 視頻圖像源程序

上傳時間： 2013-04-24

上傳用戶：koulian
《Verilog HDL 硬件描述語言》

·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目錄譯者序前言第1章簡介&n

標(biāo)簽： nbsp Verilog HDL 硬件描述語言

上傳時間： 2013-07-02

上傳用戶：6404552
Verilog HDL數(shù)字設(shè)計與綜合（第二版）

·本書從用戶的角度全面闡述了Verilog HDL語言的重要細(xì)節(jié)和基本設(shè)計方法，并詳細(xì)介紹了Verilog 2001版的主要改進部分。本書重點關(guān)注如何應(yīng)用Verilog語言進行數(shù)字電路和系統(tǒng)的設(shè)計和驗證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。本書適合電子、計算機、自動控制等專業(yè)

標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計

上傳時間： 2013-04-24

上傳用戶：gyq
Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and

標(biāo)簽： nbsp Verilog Digital Design

上傳時間： 2013-04-24

上傳用戶：誰偷了我的麥兜