av一区二区三区免费,国内黄色精品,一本大道久久a久久精二百

v-hdl

Cyclone V FPGA：采用低功耗28nm FPGA減少總系統成本

本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優勢，即：采用低功耗28nm FPGA減少總系統成本

標簽： FPGA Cyclone 28 nm

上傳時間： 2013-10-26

上傳用戶：huxiao341000
Arria V系列 FPGA芯片白皮書（英文）

　　Arria V系列 FPGA芯片基本描述　?。?）28nm FPGA，在成本、功耗和性能上達到均衡；　?。?）包括低功耗6G和10G串行收發器；　?。?）總功耗比6G Arria II FPGA低40%；　?。?）豐富的硬核IP模塊，提高了集成度　?。?）目前市場上支持10.3125Gbps收發器技術、功耗最低的中端FPGA。

標簽： Arria FPGA V系列芯片

上傳時間： 2013-10-26

上傳用戶：wsq921779565
基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現

本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）

標簽： DSP Cyclone Arria 精度可調

上傳時間： 2014-12-28

上傳用戶：CHINA526
Altera公司 Cyclone V 28nm FPGA功耗優勢

Cyclone V FPGA功耗優勢：采用低功耗28nm FPGA活的最低系統功耗（英文資料）

標簽： Cyclone Altera FPGA 28

上傳時間： 2013-11-23

上傳用戶：lijinchuan
Stratix V FPGA 28 nm創新技術超越摩爾定律

　　本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時保持其成本和功耗預算不變。在工藝方法基礎上，Altera 利用 FPGA 創新技術超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設計集成到單片FPGA中，部分重新配置功能還提高了靈活性。

標簽： Stratix FPGA 28 創新技術

上傳時間： 2013-10-30

上傳用戶：luke5347
Altera公司 Stratix V GX FPGA開發板電路圖

本資料是關于Altera公司 Stratix V GX FPGA開發板電路圖的資料。資料包括開發板原理圖、PCB圖。

標簽： Stratix Altera FPGA GX

上傳時間： 2014-01-22

上傳用戶：18707733937
硬件描述語言HDL的現狀與發展

硬件描述語言HDL的現狀與發展

標簽： HDL 硬件描述語言發展

上傳時間： 2013-10-14

上傳用戶：SimonQQ
《Verilog HDL程序設計與應用》

《Verilog HDL程序設計與實踐》系統講解了Verilog HDL的基本語法和高級應用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內容，在介紹相關知識點之前，先告訴讀者其出現的背景、本質特征以及應用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次理解。從結構上講，《Verilog HDL程序設計與實踐》以Verilog HDL的各方面開發為主線，遵照硬件應用系統開發的基本步驟和思路進行詳細講解，并穿插介紹ISE開發工具的操作技巧與注意事項，具備很強的可讀性、指導性和實用性。

標簽： Verilog HDL 程序設計

上傳時間： 2013-11-22

上傳用戶：wqxstar
HDL入門教程

　　Verilog HDL入門教程

標簽： HDL 入門教程

上傳時間： 2013-10-19

上傳用戶：哈哈hah
Virtex-6 的HDL設計指南

針對Virtex-6 給出了HDL設計指南，其中，賽靈思為每個設計元素給出了四個設計方案元素，并給出了Xilinx認為是最適合你的解決方案。這4個方案包括：實例，推理，CORE Generator或者其他Wizards，宏支持.

標簽： Virtex HDL 設計指南

上傳時間： 2013-11-07

上傳用戶：gy592333