uart pci 等verilog hdl 代碼
標簽： verilog uart pci hdl
上傳時間： 2014-02-24
上傳用戶：waitingfy
使用POSIX線程（或進程）和SYSTEM V信號量實現生產者消費者問題。要求： 1. 有界緩沖區內設有5個存儲單元，有兩個生產者線程不斷向緩沖區中寫數據，有兩個消費者線程不斷從緩沖區中讀數據。 2. 每個生產者和消費者對有界緩沖區進行操作后，即時顯示有界緩沖區的全部內容。
標簽： SYSTEM POSIX 線程 信號量
上傳時間： 2016-06-12
上傳用戶：zhanditian
通過VERILOG HDL語言使用CPLD連接PS2鍵盤.
標簽： VERILOG CPLD HDL PS2
上傳用戶：cccole0605
Writing_Testbench Functional Verification of HDL Models Janick Bergeron
標簽： Writing_Testbench Verification Functional Bergeron
上傳時間： 2016-06-13
上傳用戶：nanfeicui
16位ADCverilog hdl 代碼
標簽： ADCverilog hdl 代碼
上傳時間： 2016-06-14
上傳用戶：牧羊人8920
mult_para_recurs_8x8_2sC verilog hdl代碼寫成的
標簽： mult_para_recurs verilog hdl sC
上傳時間： 2013-12-19
上傳用戶：13160677563
multiplier_6x6___verilog hdl
標簽： multiplier verilog hdl
上傳用戶：蟲蟲蟲蟲蟲蟲
單片機SPI通信模塊verilog hdl
標簽： verilog SPI hdl 單片機
上傳時間： 2014-06-11
上傳用戶：CSUSheep
次程序為用VRILOG HDL 編寫的交通燈控制程序
標簽： VRILOG HDL 程序 交通燈控制
上傳時間： 2014-11-28
上傳用戶：luke5347
此程序為用VERLOG HDL編寫的一個完整的3位加法器。
標簽： VERLOG HDL 程序 加法器
上傳時間： 2013-12-29
上傳用戶：498732662
蟲蟲下載站版權所有 京ICP備2021023401號-1
