一個(gè)超前進(jìn)位加法器（及其testbench) .v文件
標(biāo)簽： testbench 進(jìn)位 加法器
上傳時(shí)間： 2013-12-18
上傳用戶：chenbhdt
一個(gè)桶形移位寄存器的.v文件，含testbench
標(biāo)簽： 移位寄存器
上傳時(shí)間： 2014-12-04
上傳用戶：lingzhichao
一個(gè)簡(jiǎn)單狀態(tài)機(jī)的.v文件，含testbench
標(biāo)簽： 狀態(tài)
上傳時(shí)間： 2014-01-19
上傳用戶：netwolf
非常經(jīng)典的verlog hdl 語(yǔ)言學(xué)習(xí)教程及開發(fā)程序開發(fā)事例
標(biāo)簽： verlog hdl 語(yǔ)言 教程
上傳時(shí)間： 2016-07-21
上傳用戶：爺?shù)臍赓|(zhì)
C編譯器產(chǎn)生的可顯示機(jī)器碼/匯編代碼文件,其中附有源C v: v: @8 g: X& z代碼作為注釋 : z! [3 \) O&...UWOW Grave Composer音樂模塊(MOD)文件 + Q* T) \ z) R f$ a: H, iWP WordPerfect文檔 H! t7 D2 |...
標(biāo)簽： Composer Grave UWOW MOD
上傳時(shí)間： 2013-12-14
上傳用戶：love_stanford
基于I2C 的語(yǔ)音采集與播放 Verilog HDL源代碼
標(biāo)簽： Verilog I2C HDL 語(yǔ)音采集
上傳時(shí)間： 2016-07-25
上傳用戶：ggwz258
《Verilog HDL 程序設(shè)計(jì)教程》及配套源碼
標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程
上傳用戶：lxm
北大verilog hdl課件！內(nèi)部資料，內(nèi)含大量的工程實(shí)例，是學(xué)習(xí)的好資料
標(biāo)簽： verilog hdl
上傳時(shí)間： 2013-12-29
上傳用戶：s363994250
清華大學(xué)verilog hdl源碼例子，作業(yè)，內(nèi)含源代碼，詳細(xì)的文檔說明，非常有用
標(biāo)簽： verilog hdl 清華大學(xué) 源碼
上傳時(shí)間： 2013-12-27
上傳用戶：cc1
Verilog HDL程序設(shè)計(jì)教程配套源碼
上傳時(shí)間： 2013-12-24
上傳用戶：stampede
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
