精通verilog HDL語言編程源碼之7——偽隨機序列應用設計
標簽： verilog HDL 語言編程 源碼
上傳時間： 2016-11-22
上傳用戶：sz_hjbf
精通verilog HDL語言編程源碼之8——異步FIFO設計
標簽： verilog FIFO HDL 語言編程
上傳時間： 2013-12-16
上傳用戶：龍飛艇
精通verilog HDL語言編程源碼9——RS(204,188)譯碼器的設計
標簽： verilog HDL 204 188
上傳時間： 2013-12-20
上傳用戶：獨孤求源
Verilog HDL源碼，顯示器段數碼管數字累加，測試通過
標簽： Verilog HDL 源碼
上傳時間： 2016-11-23
上傳用戶：Breathe0125
Verilog HDL下的4 位數字頻率計控制模塊源代碼
標簽： Verilog HDL 數字頻率計 控制模塊
上傳時間： 2016-11-25
上傳用戶：ainimao
16階FIR濾波器--本設計用VERILOG HDL語言串行DA算法實現16階有限頻率響應濾波器！
標簽： VERILOG FIR HDL 濾波器
上傳時間： 2016-11-26
上傳用戶：moshushi0009
altera 公司內部PWM的HDL及驅動代碼
標簽： altera PWM HDL 驅動
上傳時間： 2013-12-04
上傳用戶：diets
本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用Verilog HDL 語言進行編程。
標簽： Verilog HDL 程序 傳輸流
上傳時間： 2013-12-27
上傳用戶：s363994250
verilog HDL example .many module .
標簽： verilog example module many
上傳時間： 2014-06-10
所屬行業的java的簡單介紹上述事實上述事實上v
標簽： java
上傳時間： 2016-12-06
上傳用戶：gundan
蟲蟲下載站版權所有 京ICP備2021023401號-1
