相 關 資 源

• 16階FIR濾波器--本設計用VERILOG HDL語言串行DA算法實現16階有限頻率響應濾波器！免費下載

  資源簡介：16階FIR濾波器--本設計用VERILOG HDL語言串行DA算法實現16階有限頻率響應濾波器！

  標簽： VERILOG FIR HDL 濾波器

  上傳時間： 2016-11-26

  上傳用戶：moshushi0009

• 本設計用VERILOG代碼實現FIR濾波器！免費下載

  資源簡介：本設計用VERILOG代碼實現FIR濾波器！

  標簽： VERILOG FIR 代碼 濾波器

  上傳時間： 2016-11-26

  上傳用戶：skhlm

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用VERILOG HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用VERILOG HDL語言描述.

  標簽： VERILOG HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• 減1計數器 一、設計要求 用VERILOG HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能免費下載

  資源簡介：減1計數器 一、設計要求 用VERILOG HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能，可以進行自增和自減計數，其計數周期為2^N（N為二進制位數）。 二、設計原理 輸入/輸出說明： d：異步置數數據輸入； q：當前計數器數據輸出； clock：時鐘脈沖...

  標簽： VERILOG 計數器 HDL 減

  上傳時間： 2015-03-28

  上傳用戶：zycidjl

• 本文件提供了用VERILOG HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用VERILOG HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： VERILOG 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 是幾個用VERILOG HDL語言編寫的源代碼（里面包括實現濾波器等）免費下載

  資源簡介：是幾個用VERILOG HDL語言編寫的源代碼（里面包括實現濾波器等），對想學習這個語言的朋友很有幫助！

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2016-05-22

  上傳用戶：ouyangtongze

• 我們的課程設計,三層電梯控制器模擬程序.用VERILOG HDL語言編寫免費下載

  資源簡介：我們的課程設計,三層電梯控制器模擬程序.用VERILOG HDL語言編寫

  標簽： VERILOG HDL 三層電梯 控制器

  上傳時間： 2016-10-31

  上傳用戶：xuanchangri

• RTL 異步數據傳送模塊 用VERILOG HDL 語言描述 輸入為八比特數據免費下載

  資源簡介：RTL 異步數據傳送模塊 用VERILOG HDL 語言描述 輸入為八比特數據，執行操作后異步每比特輸出。

  標簽： VERILOG RTL HDL 數據傳送

  上傳時間： 2013-12-23

  上傳用戶：lht618

• 用VERILOG HDL語言編寫的交通燈程序免費下載

  資源簡介：這是一個用VERILOG HDL語言編寫的交通燈程序。可以用Quartus II運行。

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2013-08-19

  上傳用戶：alex wang

• 用VERILOG HDL 語言編寫的播放梁祝的程序免費下載

  資源簡介：用VERILOG HDL 語言編寫的播放梁祝的程序

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2015-05-24

  上傳用戶：zuozuo1215

• 用VERILOG HDL 語言寫的在LCD液晶上顯示文字的源程序免費下載

  資源簡介：用VERILOG HDL 語言寫的在LCD液晶上顯示文字的源程序

  標簽： VERILOG HDL LCD 語言

  上傳時間： 2014-01-26

  上傳用戶：a3318966

• 一個用VERILOG寫的串行傳輸到并行傳輸的程序免費下載

  資源簡介：一個用VERILOG寫的串行傳輸到并行傳輸的程序，在quaters下編的

  標簽： VERILOG 串行傳輸 并行傳輸 程序

  上傳時間： 2015-12-02

  上傳用戶：lacsx

• actel A3P250 fpga用VERILOG HDL語言實現串口功能的源代碼免費下載

  資源簡介：actel A3P250 fpga用VERILOG HDL語言實現串口功能的源代碼

  標簽： VERILOG A3P250 actel fpga

  上傳時間： 2013-12-23

  上傳用戶：aa17807091

• 這是一個用VERILOG HDL語言編寫的交通燈程序。可以用Quartus II運行。免費下載

  資源簡介：這是一個用VERILOG HDL語言編寫的交通燈程序。可以用Quartus II運行。

  標簽： VERILOG Quartus HDL 語言

  上傳時間： 2014-01-13

  上傳用戶：tonyshao

• 這是我用VERILOG HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用VERILOG HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： VERILOG booth HDL 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 用VERILOG HDL語言編寫的家用空調溫度控制器免費下載

  資源簡介：用VERILOG HDL語言編寫的家用空調溫度控制器，可實現手動，自動控制兩種模式，并可實現報警功能。

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2013-12-24

  上傳用戶：894898248

• 用VERILOG HDL編寫的0832源程序免費下載

  資源簡介：用VERILOG HDL編寫的0832源程序，實現對0832實現D/A轉換。也可方便地轉換為vHDL源程序。

  標簽： VERILOG 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• 基于VERILOG HDL語言的FPGA源程序免費下載

  資源簡介：本原碼是基于VERILOG HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標簽： VERILOG FPGA HDL 語言

  上傳時間： 2013-09-01

  上傳用戶：1417818867

• 本原碼是基于VERILOG HDL語言的FPGA原程序免費下載

  資源簡介：本原碼是基于VERILOG HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標簽： VERILOG FPGA HDL 語言

  上傳時間： 2015-08-04

  上傳用戶：15071087253

• DSP中巴特沃思濾波器的設計使用VERILOG編寫.免費下載

  資源簡介：DSP中巴特沃思濾波器的設計使用VERILOG編寫.

  標簽： VERILOG DSP 濾波器 編寫

  上傳時間： 2015-05-06

  上傳用戶：三人用菜

• FIR Filter Design（有限沖擊響應濾波器設計）免費下載

  資源簡介：FIR Filter Design（有限沖擊響應濾波器設計），包括ideal bandpass filter impulse response、Modified Bessel function、Kaiser window parameters for spectral analysis等12種FIR設計matlab源代碼

  標簽： Design Filter FIR 響應濾波器

  上傳時間： 2015-05-20

  上傳用戶：Miyuki

• 使用FPGA控制蜂鳴器的程序,用VERILOG HDL設計,可以是蜂鳴器發出各種不同的聲音免費下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用VERILOG HDL設計,可以是蜂鳴器發出各種不同的聲音

  標簽： VERILOG FPGA HDL 蜂鳴器

  上傳時間： 2013-12-21

  上傳用戶：wendy15

• 有實驗結果,用MOSIN6編寫的,是VERILOG HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在Ver免費下載

  資源簡介：有實驗結果,用MOSIN6編寫的,是VERILOG HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在VERILOG模塊中應用計數器； 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...

  標簽： VERILOG MOSIN6 HDL Ver

  上傳時間： 2016-11-19

  上傳用戶：mhp0114

• 精通VERILOG HDL語言編程源碼之5--CIC積分梳狀濾波器設計免費下載

  資源簡介：精通VERILOG HDL語言編程源碼之5--CIC積分梳狀濾波器設計

  標簽： VERILOG HDL CIC 語言編程

  上傳時間： 2016-11-22

  上傳用戶：520

• 用VERILOG HDL實現I2C Master Controller 的設計免費下載

  資源簡介：用VERILOG HDL實現I2C Master Controller 的設計，包括主程序設計和測試程序設計

  標簽： Controller VERILOG Master HDL

  上傳時間： 2014-01-04

  上傳用戶：tonyshao

• 用VERILOG HDL編寫的秒表設計免費下載

  資源簡介：用VERILOG HDL編寫的秒表設計，可以實現百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： VERILOG HDL 編寫 秒表設計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 海爾布倫 訪問狀態機 設計 用FSM方式 VERILOG HDL 語言描述免費下載

  資源簡介：海爾布倫 訪問狀態機 設計 用FSM方式 VERILOG HDL 語言描述

  標簽： VERILOG FSM HDL 海爾

  上傳時間： 2017-07-13

  上傳用戶：小碼農lz

• 用VERILOG HDL實現狀態機的設計免費下載

  資源簡介：用VERILOG HDL實現狀態機的設計

  標簽： VERILOG HDL 狀態

  上傳時間： 2014-01-22

  上傳用戶：netwolf

• I2C總線串行數據接口的VERILOG 實現免費下載

  資源簡介：本文介紹了I2C總線規范，并根據該規范對I2C進行模塊化設計，用VERILOG HDL 語言對每個模塊進行具體描述，并通過模塊之間的調用，基本實現了I2C的主機從機的發送和接收功能。關

  標簽： VERILOG I2C 總線 串行數據

  上傳時間： 2013-04-24

  上傳用戶：kgylah

• 本代碼用基于steve語言的breve軟件編寫的免費下載

  資源簡介：本代碼用基于steve語言的breve軟件編寫的，此軟件是一種3D人工智能的環境模擬器，可以用來構建AGENT-BASED SYSTEM和模擬機器人行為。本代碼實現功能如下：機器人服務模擬。自動取得飲料，遞送給客人，客人喝完后，另一種清理機器人處理瓶子并運送垃圾堆。主要...

  標簽： steve breve 代碼 語言

  上傳時間： 2015-12-09

  上傳用戶：qb1993225