伴隨高速DSP技術的廣泛應用，實時快速可靠地進行數(shù)字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現(xiàn)數(shù)字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件，它的最大優(yōu)點在于：設計任何幅頻特性時，可以具有嚴格的線性相位，這一點對數(shù)字信號的實時處理非常關鍵。 FPGA是常用的可編程器件，它所具有的查找表結構非常適用于實現(xiàn)實時快速可靠的FIR濾波器，在加上vHDL語言靈活的描述方法以及與硬件無關的特點，使得使用vHDL語言基于FPGA芯片實現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究，并設計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法作為濾波器的硬件實現(xiàn)算法，并對其進行了詳細的討論。針對分布式算法中查找表規(guī)模過大的缺點，采用多塊查找表的方式減小硬件規(guī)模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想，將整個濾波器劃分為多個模塊，利用vHDL語言的描述方法進行了各個功能模塊的設計，最終完成了FIR數(shù)字濾波器的系統(tǒng)設計。 3.采用FLEX10K系列器件實現(xiàn)一個16階的FIR低通濾波器的設計實例，用MAX+PLUSII軟件進行了仿真，并用MATLAB對仿真結果進行了分析，證明所設計的FIR數(shù)字濾波器功能正確。 仿真結果表明，本論文所設計的FIR濾波器硬件規(guī)模較小，采樣率達到了17.73MHz。同時只要將查找表進行相應的改動，就能分別實現(xiàn)低通、高通、帶通FIR濾波器，體現(xiàn)了設計的靈活性。
標簽：
vHDL
FPGA
FIR
濾波器
上傳時間：
2013-04-24
上傳用戶：zdluffy
