CPLD與8051的總線接口vHDL源碼
標簽： CPLD 8051 vHDL 總線接口
上傳時間： 2013-08-15
上傳用戶：yuchunhai1990
vHDL數(shù)字電路設(shè)計的電子書，很好的學習材料
標簽： vHDL 數(shù)字 電路設(shè)計 電子書
上傳用戶：dljwq
本文介紹一種以CPLD[1]為核心、以vHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD vHDL 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
vHDL有關(guān)源代碼，設(shè)計一般常用的器件\\r\\n
標簽： vHDL 源代碼
上傳用戶：kernor
PCI Arbitor by vHDL
標簽： Arbitor vHDL PCI by
上傳時間： 2013-08-18
上傳用戶：h886166
一篇用vHDL實現(xiàn)的交通燈設(shè)計，具有燈種顯示和倒計時功能
標簽： vHDL 交通燈
上傳時間： 2013-08-19
上傳用戶：jackandlee
這是利用vHDL語言編寫的關(guān)于ADC0809的程序，編的很不錯
標簽： vHDL 0809 ADC 語言
上傳用戶：lty6899826
vHDL語言編寫的時鐘顯示代碼，簡短而又易懂，個人覺得很不錯
標簽： vHDL 語言 編寫 時鐘顯示
上傳用戶：bpgfl
vHDL設(shè)計的經(jīng)驗，高人手記，讓你在編寫vHDL代碼時避免不應(yīng)用的錯誤和修改錯誤。
標簽： vHDL 經(jīng)驗 代碼 編寫
上傳用戶：sammi
用vHDL語言在FPGA上實現(xiàn)浮點運算,大家共享
標簽： vHDL FPGA 語言 浮點運算
上傳用戶：epson850
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
