UART 的vHDL源代碼。可在ISE, Max-Plus II,等開(kāi)發(fā)環(huán)境下實(shí)現(xiàn)。
標(biāo)簽： Max-Plus UART vHDL ISE
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：天涯
用vHDL語(yǔ)言寫(xiě)的時(shí)鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環(huán)境可用Maxplus或Quartus。
標(biāo)簽： Maxplus Quartus vHDL 7128
上傳時(shí)間： 2015-06-16
上傳用戶(hù)：851197153
USBRTL電路的vHDL和Verilog代碼
標(biāo)簽： Verilog USBRTL vHDL 電路
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：cc1015285075
RS232通訊vHDL源代碼,MAXPLUS 2環(huán)境執(zhí)行通過(guò)
標(biāo)簽： MAXPLUS vHDL 232 RS
上傳時(shí)間： 2015-06-17
上傳用戶(hù)：yulg
vHDL語(yǔ)言,用專(zhuān)門(mén)的工具產(chǎn)生的這個(gè)文件
標(biāo)簽： vHDL 語(yǔ)言
上傳用戶(hù)：bruce5996
vHDL的一些簡(jiǎn)單例子,適合初學(xué)者學(xué)習(xí)使用,大家互相指正
標(biāo)簽： vHDL 初學(xué)者 家 正
上傳時(shí)間： 2015-06-18
上傳用戶(hù)：gmh1314
自制pcmcia并口vHDL代碼，及制作所須其他資料.
標(biāo)簽： pcmcia vHDL 并口 代碼
上傳用戶(hù)：jing911003
ALU算術(shù)邏輯單元的簡(jiǎn)單實(shí)現(xiàn),利用vHDL語(yǔ)言編寫(xiě),可進(jìn)行加法,減法,以及位的左右移動(dòng),只需一個(gè)時(shí)鐘脈沖
標(biāo)簽： vHDL ALU 算術(shù) 加法
上傳時(shí)間： 2014-01-05
上傳用戶(hù)：franktu
通過(guò)vHDL語(yǔ)言編寫(xiě)的計(jì)數(shù)器程序,可以在一嗎器顯示管上分段顯示小時(shí),分,秒,并且可以分別清零
標(biāo)簽： vHDL 分 語(yǔ)言 編寫(xiě)
上傳用戶(hù)：s363994250
vHDL實(shí)現(xiàn)Turbo 希望對(duì)大家有用！ 呵呵 謝謝啊
標(biāo)簽： Turbo vHDL 家
上傳時(shí)間： 2015-06-20
上傳用戶(hù)：haoxiyizhong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
