基于DSP的FIR線性相位濾波器的設計
上傳時間： 2013-10-11
上傳用戶：zfyiaaa
分析了數字濾波器的原理，介紹了采用窗體函數法完成FIR數字濾波器，包括MATLAB仿真和DSP的實現方法。通過MATLAB仿真驗證了所設計的濾波器具有良好的濾波功能，以TMS320F2812DSP為核心器件，用DSP控制器來實現FFT算法完成多點、實時控制。實驗結果表明，該設計性能穩定、效果良好、實用性強。
上傳時間： 2013-10-15
上傳用戶：lbbyxmoran
提出了一種有效實現自動糾錯功能FIR數字濾波器技術，該技術采用2種不同架構的標準濾波器通過并行操作來完成。任一濾波器軟錯誤的發生就會引起兩個濾波器輸出不匹配，達到檢測錯誤的目的，增強了傳統濾波器對差錯檢測和差錯糾正的支持。最后對該濾波器地性能進行評估，該濾波器性能良好，糾錯率接近100%，可廣泛運用在各種信號處理中。
上傳時間： 2013-10-27
上傳用戶：dysyase
數字濾波器是數字信號處理領域內的重要組成部分。FIR濾波器又以其嚴格的線性相位及穩定性高等特性被廣泛應用。本文結合MATLAB工具軟件介紹了FIR數字濾波器的設計方法，并在Xilinx的FPGA器件上完成設計實現。最后，使用MATLAB和ModelSim軟件對數據進行了分析，證實了設計實現的正確性與可行性。
上傳時間： 2013-10-13
上傳用戶：robter
fir數字濾波器設計 很好的資料
上傳時間： 2014-12-23
上傳用戶：youth25
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
上傳時間： 2014-12-28
上傳用戶：feilinhan
描述了基于FPGA的FIR濾波器設計。根據FIR的原理及嚴格線性相位濾波器具有偶對稱的性質給出了FIR濾波器的4種結構，即直接乘加結構、乘法器復用結構、乘累加結構、DA算法。在本文中給出上述幾種算法的結構框圖，并通過FPGA編程實現上述幾種算法，并給出所用的資源來比較各種算法的優劣。
上傳時間： 2013-12-09
上傳用戶：lvzhr
基于FPGA的FIR數字濾波器算法實現
上傳時間： 2013-11-12
上傳用戶：xz85592677
MOTION BUILDER Ver.2 是用于監控 KV-H20/H20S/H40S/H20G 的參數設定以及當前動作狀態的軟件。 在 PC 上可以設定復雜的參數，并可以在顯示畫面上監控正在運行的 KV-H20/H20S/H40S/H20G。 關于 MOTION BUILDER Ver.2 概要、功能與使用方法的詳細說明。在安裝之前，請仔細閱讀本手冊，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 時，必須在可以使用 KV-H20/H20S/H40S/H20G 上 連接的緊急停止開關的地方使用。 通訊異常時，不接受 MOTION BUILDER Ver.2 的“強制停止”，可能會導致事故指示發生。發生通信異常時，MOTION BUILDER Ver.2 的“強制停止”按鈕將不起作用。 2、JOG 過程中，不能采用斷開 PLC 的連接電纜等手段停止通訊。 KV-H20/H20S/H40S/H20G 單元的 JOG 繼電器會一直保持 ON，機器繼續運轉，并可能導致事故發生。 3、執行監控或者寫入參數（設定）時，不能斷開和 PLC 的連接電纜。 否則會發生通訊錯誤，PC 可能會被重啟。KV-H20/H20S/H40S/H20G 內的數據可 能會損壞。 4、在 RUN 過程中，KV-1000/700 進行 JOG 示教時，必須在 PROG 模式下實施。 如果掃描時間較長，則反映的時間變長，且可能發生無法預料的動作。 5、發送到 KV-1000/700 的單元設定信息必須與當前打開的梯形圖程序的單元設定信 息一致。如果設定信息不同，則顯示錯誤，且不運行。 6、錯誤操作或者靜電等會引起數據變化或者去失，為了保護數據，請定期進行備份。 指示 關于數據的變化或者消失引起的損失，本公司不負任何責任，請諒解。 7、保存數據時，如果需要保留原來保存的數據，則選擇“重命名保存”。 如果“覆蓋保存”則會失去原來保存的數據。 運行環境及系統配置 運行 MOTION BUILDER Ver.2 ，必須具備如下環境。 請確認您使用的系統是否符合如下條件、是否備齊了必需的設備。 對應的 PC 機型 • IBM PC 以及 PC/AT 兼容機（DOS/V） 系統配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推薦 Pentium 200 MHz 以上） • 內存容量擴展內存 64MB 以上 • 硬盤可用空間 20MB 以上 • CD-ROM 驅動器 • 接口 RS-232C 或者 USB
上傳時間： 2013-10-08
上傳用戶：fujiura
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
上傳時間： 2014-01-02
上傳用戶：waizhang
