FIR數(shù)字濾波器設(shè)計(jì)FPGA實(shí)現(xiàn)的研究。流水線技術(shù)在文中得到了應(yīng)用，提高了數(shù)據(jù)處理的速度
標(biāo)簽： FPGA FIR 數(shù)字 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-08-06
上傳用戶：wangyi39
FPGA-based high-order FIR filter design
標(biāo)簽： FPGA-based high-order filter design
上傳用戶：sssnaxie
優(yōu)秀論文,基于FPGA的FIR濾波器的設(shè)計(jì)
標(biāo)簽： FPGA FIR 濾波器
上傳時(shí)間： 2013-08-07
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
標(biāo)簽： VHDL FPGA FIR 語言
上傳用戶：ukuk
通過VHDL語言進(jìn)行數(shù)字信號處理的FIR操作，可以很好的實(shí)現(xiàn)濾波功能，有很好的作用，
標(biāo)簽： VHDL FIR 語言 數(shù)字信號處理
上傳時(shí)間： 2013-08-11
上傳用戶：gundan
用fpga高效率的設(shè)計(jì)FIR濾波器\r\n里面有原理介紹，具體如何實(shí)施設(shè)計(jì)
標(biāo)簽： fpga FIR 高效率 濾波器
上傳時(shí)間： 2013-08-13
上傳用戶：asdfasdfd
基于verilog的fir濾波，并帶matlab仿真
標(biāo)簽： verilog fir 濾波
上傳時(shí)間： 2013-08-21
上傳用戶：qiaoyue
介紹FIR濾波器的FPGA高效實(shí)現(xiàn)和巧妙驗(yàn)證
上傳時(shí)間： 2013-08-24
上傳用戶：haoxiyizhong
fpga功能實(shí)現(xiàn)有限字長響應(yīng)FIR，用verilog編寫
標(biāo)簽： fpga FIR 有限字長
上傳用戶：hz07104032
VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計(jì)者有很好的指導(dǎo)作用\r\n
標(biāo)簽： VHDL FIR 語言 編寫
上傳時(shí)間： 2013-09-03
上傳用戶：kaje
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
