eeprom的verilog hdl源代碼，含eeprom的讀寫！Quartus II5.0平臺測試通過！
標(biāo)簽： Verilog eeprom HDL 源代碼
上傳時間： 2013-12-19
上傳用戶：BOBOniu
4 digital LED dynamic display的verilog hdl源代碼，它能動態(tài)的顯示4位數(shù)，為FPGA 的DEBUG 提供便利，非常經(jīng)典，簡單易懂，并且經(jīng)過了Modelsim/ISE/FPGA(XC3S250ETQ144)驗證和實現(xiàn)，好的行為模型就應(yīng)該大家分享。
標(biāo)簽： digital Verilog dynamic display
上傳時間： 2016-04-12
上傳用戶：壞天使kk
VerilogHDL硬件描述語言(簡單的verilog hdl語法
標(biāo)簽： VerilogHDL Verilog HDL 硬件描述語言
上傳用戶：xuan‘nian
關(guān)于雙口RAM的verilog hdl源碼
標(biāo)簽： Verilog RAM HDL 雙口
上傳時間： 2016-04-17
上傳用戶：爺?shù)臍赓|(zhì)
小例子,關(guān)于verilog hdl語言的一些小練習(xí),可供參考.
標(biāo)簽： Verilog HDL 語言
上傳時間： 2016-04-18
上傳用戶：youlongjian0
小例子,關(guān)于verilog hdl語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
標(biāo)簽： Verilog HDL 語言 初學(xué)者
上傳用戶：英雄
上傳時間： 2013-12-05
上傳用戶：xymbian
上傳時間： 2013-12-22
上傳用戶：2525775
上傳用戶：yepeng139
cordic算法的verilog hdl具體實現(xiàn)
標(biāo)簽： Verilog cordic HDL 算法
上傳時間： 2013-12-06
上傳用戶：2467478207
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="skkcs"></rt>
