相 關(guān) 資 源

• eeprom的Verilog HDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：eeprom的Verilog HDL源代碼，含eeprom的讀寫！Quartus II5.0平臺(tái)測(cè)試通過！

  標(biāo)簽： Verilog eeprom HDL 源代碼

  上傳時(shí)間： 2013-12-19

  上傳用戶：BOBOniu

• 11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。

  標(biāo)簽： Verilog HDL 11 13

  上傳時(shí)間： 2013-12-28

  上傳用戶：ouyangtongze

• 是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序免費(fèi)下載

  資源簡(jiǎn)介：是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序

  標(biāo)簽： Verilog dct HDL 源代碼

  上傳時(shí)間： 2014-06-15

  上傳用戶：四只眼

• 通用串行異步收發(fā)器8251的Verilog HDL源代碼,經(jīng)過仿真驗(yàn)證。免費(fèi)下載

  資源簡(jiǎn)介：通用串行異步收發(fā)器8251的Verilog HDL源代碼,經(jīng)過仿真驗(yàn)證。

  標(biāo)簽： Verilog 8251 HDL 串行

  上傳時(shí)間： 2015-11-21

  上傳用戶：lizhizheng88

• ps2接口的Verilog HDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：ps2接口的Verilog HDL源代碼

  標(biāo)簽： Verilog ps2 HDL 接口

  上傳時(shí)間： 2016-01-07

  上傳用戶：杜瑩12345

• 4 digital LED dynamic display的Verilog HDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：4 digital LED dynamic display的Verilog HDL源代碼，它能動(dòng)態(tài)的顯示4位數(shù)，為FPGA 的DEBUG 提供便利，非常經(jīng)典，簡(jiǎn)單易懂，并且經(jīng)過了Modelsim/ISE/FPGA(XC3S250ETQ144)驗(yàn)證和實(shí)現(xiàn)，好的行為模型就應(yīng)該大家分享。

  標(biāo)簽： digital Verilog dynamic display

  上傳時(shí)間： 2016-04-12

  上傳用戶：壞天使kk

• 通用串行異步收發(fā)器8251的Verilog HDL源代碼.doc免費(fèi)下載

  資源簡(jiǎn)介：通用串行異步收發(fā)器8251的Verilog HDL源代碼.doc

  標(biāo)簽： Verilog 8251 HDL

  上傳時(shí)間： 2013-12-24

  上傳用戶：xg262122

• （219）卷積編碼的Verilog HDL源代碼,很有用的啊,免費(fèi)下載

  資源簡(jiǎn)介：（219）卷積編碼的Verilog HDL源代碼,很有用的啊,

  標(biāo)簽： Verilog 219 HDL 卷積

  上傳時(shí)間： 2016-09-01

  上傳用戶：Late_Li

• 實(shí)現(xiàn)十字路口簡(jiǎn)單交通燈的Verilog HDL源代碼,可以實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)十字路口簡(jiǎn)單交通燈的Verilog HDL源代碼,可以實(shí)現(xiàn)

  標(biāo)簽： Verilog HDL 十字路口 交通燈

  上傳時(shí)間： 2013-12-17

  上傳用戶：plsee

• 本程序包含：eeprom的功能模型(eeprom.v)、讀/寫eeprom的Verilog HDL 行為模塊（eeprom_wr.v）、信號(hào)產(chǎn)生模塊（signal.v）和頂層模塊(top.v)免費(fèi)下載

  資源簡(jiǎn)介：本程序包含：eeprom的功能模型(eeprom.v)、讀/寫eeprom的Verilog HDL 行為模塊（eeprom_wr.v）、信號(hào)產(chǎn)生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個(gè)完整的eeprom的控制模塊和測(cè)試文件，本文件通過測(cè)試。

  標(biāo)簽： eeprom eeprom_wr Verilog eeprom

  上傳時(shí)間： 2017-01-22

  上傳用戶：lanjisu111

• 基于AMBA規(guī)范的總線Verilog HDL 源代碼免費(fèi)下載

  資源簡(jiǎn)介：基于AMBA規(guī)范的總線Verilog HDL 源代碼

  標(biāo)簽： Verilog AMBA HDL 總線

  上傳時(shí)間： 2014-06-28

  上傳用戶：manlian

• 算術(shù)處理器的Verilog HDL的源代碼免費(fèi)下載

  資源簡(jiǎn)介：算術(shù)處理器的Verilog HDL的源代碼

  標(biāo)簽： Verilog HDL 算術(shù) 處理器

  上傳時(shí)間： 2016-01-07

  上傳用戶：bjgaofei

• 基于I2C 的語音采集與播放 Verilog HDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：基于I2C 的語音采集與播放 Verilog HDL源代碼

  標(biāo)簽： Verilog I2C HDL 語音采集

  上傳時(shí)間： 2016-07-25

  上傳用戶：ggwz258

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 用于計(jì)算CRC的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：用于計(jì)算CRC的Verilog HDL源碼

  標(biāo)簽： Verilog CRC HDL 計(jì)算

  上傳時(shí)間： 2015-02-07

  上傳用戶：569342831

• 我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測(cè)試應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測(cè)試應(yīng)用

  標(biāo)簽： Verilog SDRAM core HDL

  上傳時(shí)間： 2015-03-31

  上傳用戶：15071087253

• FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

  標(biāo)簽： Verilog FPGA CPLD uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• 一個(gè)電子中的Verilog實(shí)驗(yàn)源代碼。適合Verilog初學(xué)者學(xué)習(xí)參考免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)電子中的Verilog實(shí)驗(yàn)源代碼。適合Verilog初學(xué)者學(xué)習(xí)參考

  標(biāo)簽： Verilog 電子 實(shí)驗(yàn) 初學(xué)者

  上傳時(shí)間： 2014-12-05

  上傳用戶：huyiming139

• 王金明的Verilog HDL程序集合免費(fèi)下載

  資源簡(jiǎn)介：王金明的Verilog HDL程序集合，包含各個(gè)常用的程序

  標(biāo)簽： Verilog HDL 程序

  上傳時(shí)間： 2013-11-26

  上傳用戶：星仔

• 基本運(yùn)算邏輯和它們的Verilog HDL模型免費(fèi)下載

  資源簡(jiǎn)介：基本運(yùn)算邏輯和它們的Verilog HDL模型

  標(biāo)簽： Verilog HDL 運(yùn)算 模型

  上傳時(shí)間： 2015-09-17

  上傳用戶：qw12

• aes算法的Verilog HDL實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：aes算法的Verilog HDL實(shí)現(xiàn)，供給大家作為參考 。

  標(biāo)簽： Verilog aes HDL 算法

  上傳時(shí)間： 2013-12-18

  上傳用戶：gundan

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡(jiǎn)介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡(jiǎn)介：用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：chenbhdt

• 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡(jiǎn)介：用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2014-01-13

  上傳用戶：gyq

• 占用資源少的Verilog HDL uart接口；采用固定波特率115200免費(fèi)下載

  資源簡(jiǎn)介：占用資源少的Verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分頻來修改波特率，模式為1個(gè)啟始位，8位數(shù)據(jù)位，1個(gè)停止位；帶1字節(jié)緩存；當(dāng)緩存空時(shí)輸出空信號(hào)

  標(biāo)簽： Verilog 115200 uart HDL

  上傳時(shí)間： 2013-12-28

  上傳用戶：kikye

• 非常號(hào)的Verilog HDL教學(xué)源碼免費(fèi)下載

  資源簡(jiǎn)介：非常號(hào)的Verilog HDL教學(xué)源碼，大家多

  標(biāo)簽： Verilog HDL 源碼

  上傳時(shí)間： 2014-01-06

  上傳用戶：plsee

• avr芯片的 eeprom 的讀寫源代碼免費(fèi)下載

  資源簡(jiǎn)介：avr芯片的 eeprom 的讀寫源代碼

  標(biāo)簽： eeprom avr 芯片 源代碼

  上傳時(shí)間： 2016-02-23

  上傳用戶：米卡

• UART轉(zhuǎn)I2C的Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog UART I2C HDL

  上傳時(shí)間： 2014-08-03

  上傳用戶：zhuoying119

• 24C01A的Verilog HDL仿真代碼免費(fèi)下載

  資源簡(jiǎn)介：24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測(cè)試，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog 24C01A HDL 仿真

  上傳時(shí)間： 2016-03-03

  上傳用戶：jkhjkh1982

• VerilogHDL硬件描述語言(簡(jiǎn)單的Verilog HDL語法免費(fèi)下載

  資源簡(jiǎn)介：VerilogHDL硬件描述語言(簡(jiǎn)單的Verilog HDL語法

  標(biāo)簽： VerilogHDL Verilog HDL 硬件描述語言

  上傳時(shí)間： 2016-04-12

  上傳用戶：xuan‘nian