亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

verilog hdl

  • 設計與驗證verilog hdl（吳繼華）

    　　設計與驗證verilog hdl【作者：王誠、吳繼華；出版社：人民郵電出版社】 　　本書以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹了verilog hdl語言的基本概念、設計流程、語法及建模方式等。

    標簽： Verilog HDL

    上傳時間： 2013-11-19

    上傳用戶：bjgaofei

  • verilog hdl 華為入門教程

    verilog hdl 華為入門教程

    標簽： Verilog HDL 華為 入門教程

    上傳時間： 2013-10-31

    上傳用戶：sc965382896

  • verilog hdl程序設計教程

    verilog hdl程序設計教程

    標簽： Verilog HDL 程序設計 教程

    上傳時間： 2013-11-06

    上傳用戶：hakim

  • verilog hdl實現I2C功能

    用verilog hdl實現I2C總線功能

    標簽： Verilog HDL I2C

    上傳時間： 2013-11-05

    上傳用戶：sssl

  • 《verilog hdl程序設計與應用》

    《verilog hdl程序設計與實踐》系統講解了verilog hdl的基本語法和高級應用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內容，在介紹相關知識點之前，先告訴讀者其出現的背景、本質特征以及應用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次理解。從結構上講，《verilog hdl程序設計與實踐》以verilog hdl的各方面開發為主線，遵照硬件應用系統開發的基本步驟和思路進行詳細講解，并穿插介紹ISE開發工具的操作技巧與注意事項，具備很強的可讀性、指導性和實用性。

    標簽： Verilog HDL 程序設計

    上傳時間： 2013-11-21

    上傳用戶：silenthink

  • 基于verilog hdl設計的多功能數字鐘

    本文利用verilog hdl 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。 關鍵詞：verilog hdl；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the verilog hdl top-down design method is presented, which has shown the readability, portability and easily understanding of verilog hdl as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: verilog hdl；hardware description language；FPGA

    標簽： Verilog HDL 多功能 數字

    上傳時間： 2013-11-10

    上傳用戶：hz07104032

  • 148個verilog hdl小程序（有很多testbench）——.

    148個verilog hdl小程序（有很多testbench）——.

    標簽： testbench verilog 148 hdl

    上傳時間： 2015-01-28

    上傳用戶：tianjinfan

  • 用于計算CRC的verilog hdl源碼

    用于計算CRC的verilog hdl源碼

    標簽： verilog CRC HDL 計算

    上傳時間： 2015-02-07

    上傳用戶：569342831

  • 用verilog hdl寫的操作SRAM的源碼

    用verilog hdl寫的操作SRAM的源碼

    標簽： verilog SRAM HDL 操作

    上傳時間： 2015-02-07

    上傳用戶：sy_jiadeyi

  • 用verilog hdl實現曼徹斯特編碼的源碼

    用verilog hdl實現曼徹斯特編碼的源碼

    標簽： verilog HDL 曼徹斯特編碼 源碼

    上傳時間： 2013-12-29

    上傳用戶：lhc9102

主站蜘蛛池模板： 石首市| 绥棱县| 城市| 瑞丽市| 浠水县| 汾西县| 宣武区| 柏乡县| 安宁市| 沽源县| 依安县| 石渠县| 阳新县| 东城区| 阆中市| 普安县| 永城市| 丁青县| 广灵县| 台南县| 荆州市| 思南县| 屯留县| 广宁县| 天全县| 大余县| 华容县| 万安县| 辽源市| 保靖县| 长岛县| 闻喜县| 太保市| 广水市| 郯城县| 和田县| 丹东市| 东丽区| 聊城市| 临武县| 民乐县|