欧洲精品一区二区三区在线观看,91午夜精品,亚洲人一区二区

verilog-A

Using verilog-A in Advanced Design System

Using verilog-A in Advanced Design System，英文版的關于Verilog_A的相關介紹。

標簽： verilog-A Advanced Design System

上傳時間： 2014-01-07

上傳用戶：tb_6877751
A Top-Down verilog-A Design on the digital phase-lockedmloop

A Top-Down verilog-A Design on the digital phase-lockedmloop

標簽： phase-lockedmloop verilog-A Top-Down digital

上傳時間： 2013-12-02

上傳用戶：silenthink
《模擬集成電路設計與仿真》何樂年

本書以單級放大器、運算放大器以及數模轉換器數為重點，介紹模擬集成電路的基本概念、工作原理和分析方法，特別是全面系統地介紹了模擬集成電路的仿真技術，是模擬集成電路分析、設計和仿真的入門書。全書共分 10 章和 7 個附錄。第 1 章介紹模擬集成電路的發展與設計方法。第 2、3 章介紹單級放大器、電流鏡和差分放大器等基本模擬電路的原理。第 4 章是電路噪聲分析計算與仿真。第 5 章介紹運算放大器的工作原理與分析、仿真方法。第 6、7 章以雙端輸入單端輸出運算放大器以及全差分運算放大器為例，介紹運算放大器的設計仿真方法；第 8、9 章以帶隙電壓基準和電流基準電路為例，介紹了參考電壓源和電流源的設計方法，其中對溫度補償技術作了詳細分析；第 10 章為模擬與數字轉換電路（ADC），重點介紹了 ADC 的概念與工作原理以及采用 verilog-A 語言進行系統設計的方法。本書的附錄全面介紹了模擬集成電路設計的軟件環境以及仿真技術。本書可作為高等院校集成電路設計相關專業工程碩士的教材，也可以作為本科生和研究生的教材，并可供模擬集成電路工程師參考。

標簽： 模擬集成電路

上傳時間： 2022-06-02

上傳用戶：
Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and

標簽： nbsp Verilog Digital Design

上傳時間： 2013-04-24

上傳用戶：誰偷了我的麥兜
Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer

標簽： nbsp Synthesis Practical Verilog

上傳時間： 2013-04-24

上傳用戶：muhongqing
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: select

Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction. The code has contain combination circuit and sequenial circuit. CPU have contain ALU, ADD, ALU_CONTROL, DATA_MEMORY, INST_MEMORY, REGISTER, PC, and TESTBRANCH.

標簽： instruction additional language example

上傳時間： 2014-01-17

上傳用戶：yyyyyyyyyy
Lattice公司的A Verilog HDL Test Bench Primer應用手冊

Lattice公司的A Verilog HDL Test Bench Primer應用手冊

標簽： Lattice Verilog Primer Bench

上傳時間： 2015-04-25

上傳用戶：宋桃子
This Verilog HDL description implements a UART.

This Verilog HDL description implements a UART.

標簽： description implements Verilog This

上傳時間： 2013-12-17

上傳用戶：wff
A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx

A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx

標簽： implementation reference provided Huffman

上傳時間： 2015-07-07

上傳用戶：cooran
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de

crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.

標簽： Verilog VHDL and for

上傳時間： 2015-07-10

上傳用戶：15736969615

主站蜘蛛池模板：武鸣县| 繁峙县| 海丰县| 海阳市| 九江市| 杭锦旗| 白城市| 高清| 余江县| 冕宁县| 鄂尔多斯市| 安顺市| 闸北区| 景德镇市| 彰化县| 班玛县| 聂拉木县| 应用必备| 正宁县| 德格县| 灌阳县| 临沭县| 阜新市| 克拉玛依市| 平利县| 法库县| 三亚市| 武强县| 龙游县| 长乐市| 德格县| 杨浦区| 东乡| 潞西市| 宽城| 镇康县| 鄄城县| 昆山市| 汉中市| 临漳县| 尉氏县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

verilog-A

Using verilog-A in Advanced Design System

A Top-Down verilog-A Design on the digital phase-lockedmloop

《模擬集成電路設計與仿真》何樂年

Verilog HDL: A Guide to Digital Design and

Verilog HDL Synthesis, A Practical Primer

Use the verilog language write a MIPS CPU code, and have additional instruction, for example: select

Lattice公司的A Verilog HDL Test Bench Primer應用手冊

This Verilog HDL description implements a UART.

A Huffman implementation reference design in both VHDL and Verilog is provided by the Xilinx

crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de