Verilog HDL實現的I2C Slave模擬
Verilog HDL實現的I2C Slave模擬...
verilog-HDL技術資料
?? 資源總數：3279
?? 源代碼：21737
?? verilog-HDL全部資料 (3279個)
pli_handbook_examples_pc verilog hdl 與C的接口的典型例子
pli_handbook_examples_pc verilog hdl 與C的接口的典型例子...
本CD-ROM包括《Verilog-HDL實踐與應用系統設計》一書中的全部例子
本CD-ROM包括《Verilog-HDL實踐與應用系統設計》一書中的全部例子，這些例子全部通過了驗證。第七章以后的設計實例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至...
Verilog HDL的PLI子程序接口
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數據，可用xilinx ISE，quartusii或modelsim仿真，...
第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL
第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL...
是一本好書,verilog HDL,a guide to digital design and synthesis
是一本好書,verilog HDL,a guide to digital design and synthesis...
VERILOG HDL 實際工控項目源碼 開發工具 altera quartus2
VERILOG HDL 實際工控項目源碼 開發工具 altera quartus2...
硬件描述語言,verilog HDL,實現了解碼器的設計
硬件描述語言,verilog HDL,實現了解碼器的設計...
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。...
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。...