Verilog HDL程序
Verilog HDL程序，對硬件開發(fā)有興趣或需要的朋友趕快down下來...
verilog-HDL技術(shù)資料
?? 資源總數(shù)：3279
?? 技術(shù)文檔：1
?? 源代碼：21737
?? verilog-HDL全部資料 (3279個)
Lattice公司的A Verilog HDL Test Bench Primer應(yīng)用手冊
Lattice公司的A Verilog HDL Test Bench Primer應(yīng)用手冊...
硬件uart源程序verilog HDL
硬件uart源程序verilog HDL，即相關(guān)文檔...
Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制
Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制，LED顯示，脈沖發(fā)生，脈沖頻率測量模塊 是我自己寫得，希望能對你有幫助，有問題可以mail：shaojunwu1@163.co...
用cpld實現(xiàn)曼徹斯特編碼 用verilog HDL進(jìn)行曼徹斯特編碼
用cpld實現(xiàn)曼徹斯特編碼 用verilog HDL進(jìn)行曼徹斯特編碼，用于通信中...
異步FIFO控制器的設(shè)計 主要用于異步先進(jìn)先出控制器的設(shè)計。 所用語言Verilog HDL.
異步FIFO控制器的設(shè)計 主要用于異步先進(jìn)先出控制器的設(shè)計。 所用語言Verilog HDL....
D觸發(fā)器的設(shè)計 主要用在時序電路中。 所用語言為Verilog HDL.
D觸發(fā)器的設(shè)計 主要用在時序電路中。 所用語言為Verilog HDL....
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計中。
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計中。...
指令譯碼電路的設(shè)計。 主要用在數(shù)字電路的設(shè)計中。 所用語言為Verilog HDL.
指令譯碼電路的設(shè)計。 主要用在數(shù)字電路的設(shè)計中。 所用語言為Verilog HDL....
11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。
11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。...