用cpld實現(xiàn)曼徹斯特編碼 用verilog HDL進行曼徹斯特編碼，用于通信中
標簽： verilog cpld HDL 曼徹斯特編碼
上傳時間： 2015-05-02
上傳用戶：chenbhdt
異步FIFO控制器的設計 主要用于異步先進先出控制器的設計。 所用語言Verilog HDL.
標簽： Verilog FIFO HDL 控制器
上傳時間： 2014-11-05
上傳用戶：bjgaofei
D觸發(fā)器的設計 主要用在時序電路中。 所用語言為Verilog HDL.
標簽： Verilog HDL D觸發(fā)器 時序電路
上傳時間： 2014-06-23
上傳用戶：ywqaxiwang
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
標簽： Verilog HDL 全加器 語言
上傳用戶：zukfu
指令譯碼電路的設計。 主要用在數(shù)字電路的設計中。 所用語言為Verilog HDL.
標簽： Verilog HDL 指令 譯碼電路
上傳用戶：h886166
11,13,16位超前進位加法器的Verilog HDL源代碼。
標簽： Verilog HDL 11 13
上傳時間： 2013-12-28
上傳用戶：ouyangtongze
verilog hdl 快速入門,里面包含很多有用的硬件描述語言的程序
標簽： verilog hdl 快速入門 硬件描述語言
上傳時間： 2014-01-03
上傳用戶：愛死愛死
以verilog HDL 語言編寫的一首歌曲，可供初學者借鑒
標簽： verilog HDL 語言 編寫
上傳時間： 2013-12-26
上傳用戶：ma1301115706
HDL 編碼風格與編碼指導,介紹了詳細的vhdl和verilog hdl語言的編程風格
標簽： verilog vhdl HDL hdl
上傳時間： 2014-01-05
上傳用戶：古谷仁美
arm verilog hdl ip core
標簽： verilog core arm hdl
上傳時間： 2014-01-14
上傳用戶：wang0123456789
蟲蟲下載站版權所有 京ICP備2021023401號-1
