FPGA上的VERILOG語言編程。通過查找表實現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實現(xiàn)1Hz的微調(diào)；通過地址變換實現(xiàn)波形相位256級可調(diào)；通過DAC0832使波形幅值256級可調(diào)；通過FPGA內(nèi)部RAM實現(xiàn)波形存儲回放；并實現(xiàn)了每秒100HZ掃頻。
標簽： VERILOG FPGA 語言編程 查找表
上傳時間： 2015-09-27
上傳用戶：songrui
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現(xiàn)了《電子線路設(shè)計• 測試• 實驗》課程中多功能數(shù)字鐘實驗所要求的所有功能和其它一些擴展功能。包括：基本功能——以數(shù)字形式顯示時、分、秒的時間，小時計數(shù)器為同步24進制，可手動校時、校分；擴展功能——仿廣播電臺正點報時，任意時刻鬧鐘（選做），自動報整點時數(shù)（選做）；其它擴展功能——顯示年月日（能處理大月小月，可手動任意設(shè)置年月日），秒表（包括開始、暫停和清零）。
標簽： Cyclone Verilog Altera 144C
上傳用戶：1051290259
IBM浮點的轉(zhuǎn)化問題,轉(zhuǎn)化為IEEE格式
標簽： IEEE IBM 轉(zhuǎn)化 浮點
上傳時間： 2015-09-29
上傳用戶：xiaohuanhuan
5本關(guān)于verilog的好書，內(nèi)容很全面，希望對學習有幫助！
標簽： verilog
上傳時間： 2014-06-15
上傳用戶：l254587896
verilog hdl教程135例，例子很好，對新學的很有幫助
標簽： verilog hdl 135 教程
上傳時間： 2015-09-30
上傳用戶：moshushi0009
采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來
標簽： Verilog FPGA 語言 控制
上傳時間： 2013-12-25
上傳用戶：小鵬
verilog硬件描述語言介紹,僅供學習之用
標簽： verilog 硬件描述語言
上傳時間： 2013-12-17
上傳用戶：cjl42111
這是我下的一個用verilog實現(xiàn)的除法代碼
標簽： verilog 除法 代碼
上傳時間： 2015-10-01
上傳用戶：zhuoying119
基于FPGA的2048點FFT的verilog實現(xiàn)的源代碼。
標簽： verilog FPGA 2048 FFT
上傳時間： 2014-12-02
上傳用戶：GavinNeko
用verilog 代碼編寫的179階FIR數(shù)字濾波器，采用分布式算法實現(xiàn)
標簽： verilog 179 FIR 代碼
上傳時間： 2015-10-03
上傳用戶：zwei41
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<input id="okcwq"></input>
