CPLD VHDL CODE非常好的參考資料
標(biāo)簽： CPLD CODE VHDL 參考資料
上傳時(shí)間： 2013-08-14
上傳用戶：songkun
fpga+sdram+PHY 芯片設(shè)計(jì)原理圖
標(biāo)簽： sdram fpga PHY 芯片設(shè)計(jì)
上傳用戶：chongcongying
CPLD與8051的總線接口VHDL源碼
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳時(shí)間： 2013-08-15
上傳用戶：yuchunhai1990
VHDL數(shù)字電路設(shè)計(jì)的電子書，很好的學(xué)習(xí)材料
標(biāo)簽： VHDL 數(shù)字 電路設(shè)計(jì) 電子書
上傳用戶：dljwq
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時(shí)間控制器，該控制器不僅具有時(shí)間功能，而且具有定時(shí)器功能，能在00：00～23：59之間任意設(shè)定開啟時(shí)間和關(guān)閉時(shí)間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時(shí)控制。
標(biāo)簽： CPLD VHDL 核心 開發(fā)工具
上傳時(shí)間： 2013-08-16
上傳用戶：chenjjer
VHDL有關(guān)源代碼，設(shè)計(jì)一般常用的器件\\r\\n
標(biāo)簽： VHDL 源代碼
上傳用戶：kernor
PCI Arbitor by VHDL
標(biāo)簽： Arbitor VHDL PCI by
上傳時(shí)間： 2013-08-18
上傳用戶：h886166
一篇用VHDL實(shí)現(xiàn)的交通燈設(shè)計(jì)，具有燈種顯示和倒計(jì)時(shí)功能
標(biāo)簽： VHDL 交通燈
上傳時(shí)間： 2013-08-19
上傳用戶：jackandlee
這是利用VHDL語言編寫的關(guān)于ADC0809的程序，編的很不錯(cuò)
標(biāo)簽： VHDL 0809 ADC 語言
上傳用戶：lty6899826
原版的外文書，基于FPGA的SDRAM設(shè)計(jì)，相信大家都會(huì)感興趣！
標(biāo)簽： SDRAM FPGA
上傳用戶：heart_2007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
