可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl pld
上傳時(shí)間： 2013-08-06
上傳用戶：李彥東
用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
標(biāo)簽： VHDL FPGA FIR 語言
上傳時(shí)間： 2013-08-07
上傳用戶：ukuk
使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器
標(biāo)簽： Verilog SDRAM FPGA 控制器
上傳時(shí)間： 2013-08-08
上傳用戶：litianchu
基于FPGA的VHDL編程實(shí)現(xiàn)各種音頻信號(hào)，采用的是周立功公司的fusion_startkit開發(fā)板。
標(biāo)簽： FPGA VHDL 編程實(shí)現(xiàn) 音頻信號(hào)
上傳用戶：皇族傳媒
這是個(gè)的VHDL點(diǎn)亮LED的程序，大家一齊分享吧
標(biāo)簽： VHDL LED 程序
上傳用戶：guanliya
多功能波形發(fā)生器VHDL程序與仿真\r\nURAT VHDL程序與仿真\r\nASK調(diào)制與解調(diào)VHDL程序及仿真\r\n LCD控制VHDL程序與仿真
標(biāo)簽： VHDL 多功能 仿真 波形發(fā)生器
上傳時(shí)間： 2013-08-09
上傳用戶：pkkkkp
基于VHDL語言的一個(gè)新型串行數(shù)字通信模塊。
標(biāo)簽： VHDL 串行 數(shù)字通信 模塊
上傳用戶：bvdragon
VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計(jì)
標(biāo)簽： VHDL FPGA VGA 接口
上傳用戶：15071087253
采用vhdl語言實(shí)現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。
標(biāo)簽： vhdl dds 語言 正弦
上傳用戶：aeiouetla
VHDL 高速基于分布式濾波器FPGA設(shè)計(jì)論文
標(biāo)簽： VHDL FPGA 分布式 濾波器
上傳用戶：qwerasdf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
