本文研究的視頻處理系統(tǒng)是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現(xiàn)”的一部分，主要完成計算機視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結合視頻模數(shù)轉換芯片和VGA顯示器，完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構成計算機視覺系統(tǒng)必不可少的一部分；圖像預處理則是計算機視覺系統(tǒng)進行高層處理的基礎，優(yōu)秀的預處理算法能有效改善圖像質量，提高系統(tǒng)分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統(tǒng)整體架構的基礎上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設計方案用于實現(xiàn)YCrCb色度空間到RGB色度空間的轉換； 2.針對采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預處理算法，如均值濾波、中值濾波和自適應濾波等，在比較和總結各算法特點的基礎上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應濾波法； 4.根據(jù)算法特點設計了多種采用FPGA實現(xiàn)的圖像濾波算法，并對硬件算法進行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結果，在此基礎上對各種算法的效果進行直觀的比較。 文中，預處理算法的實現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點及優(yōu)勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現(xiàn)，從而簡化了系統(tǒng)整體結構。視頻采集和預處理系統(tǒng)在FPGA上的成功實現(xiàn)為“計算機視覺及其芯片化實現(xiàn)”奠定了必要的基礎、提供了一定理論依據(jù)。
上傳時間： 2013-04-24
上傳用戶：我好難過
隨著GPS(Global Positioning System)技術的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數(shù)量大幅度增加，應用領域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現(xiàn)精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實現(xiàn)定位濾波算法需要時間，傳統(tǒng)CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上，根據(jù)“先時序后電路”的設計思想，由同步?jīng)]計方法以及自頂向下和自下而上的混合設計方法實現(xiàn)系統(tǒng)的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換，最終到kalman濾波遞推計算減小定位誤差，實現(xiàn)實時、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎。具體工作如下： 基于FPGA設計了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式，通過串口接收模塊實現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數(shù)據(jù)格式由ASCⅡ碼轉變?yōu)槭M制整數(shù)型，實現(xiàn)利用移位和加法運算達到代替乘法運算的效果，從而減少資源的利用率。在坐標轉換過程中，利用查找表的方法查找轉化時需要的各個參數(shù)值，并將該參數(shù)先轉為雙精度浮點小數(shù)，再進行坐標轉換。根據(jù)高斯轉化公式的規(guī)律將公式簡化成只涉及加法和乘法運算，以此簡化公式運算量，達到節(jié)省資源的目的。 卡爾曼濾波器的實現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程，并基于分散濾波的思想進行卡爾曼濾波設計，并通過Matlab進行仿真。結果表明，本文設計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎上，實現(xiàn)基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上，通過IP核、模塊的分時復用和樹狀結構節(jié)省資源，實現(xiàn)數(shù)據(jù)卡爾曼濾波，達到提高數(shù)據(jù)精度的效果。 設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達到資源最優(yōu)。Modelsim仿真驗證了該設計的正確性。
上傳時間： 2013-04-24
上傳用戶：二驅蚊器
在為所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 產(chǎn)品系列提供全面生產(chǎn)支持的同時，ISE 12 版本作為業(yè)界唯一一款領域專用設計套件，不斷發(fā)展和演進，可以為邏輯、數(shù)字信號處理(DSP)、嵌入式處理以及系統(tǒng)級設計提供互操作性設計流程和工具配置。此外，賽靈思還在 ISE 12 套件中采用了大量軟件基礎架構，并改進了設計方法，從而不僅可縮短運行時間，提高系統(tǒng)集成度，而且還能在最新一代器件產(chǎn)品系列和目標設計平臺上擴展 IP 互操作性
上傳時間： 2013-07-26
上傳用戶：青春給了作業(yè)95
隨著數(shù)字電視全國范圍丌播時間表的臨近，數(shù)字電視技術得到很大發(fā)展，數(shù)字電視信號在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進一步標準化，數(shù)字電視傳播途徑也越來越廣，在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號得到迅速發(fā)展。借著2008年奧運的東風，數(shù)字電視領域的應用研究方興未艾。 本課題目的是完成有線數(shù)字電視廣播系統(tǒng)的重要設備--調制器的設計和實現(xiàn)，核心器件選用FPGA芯片。系統(tǒng)硬件實現(xiàn)以國家標準GY/T 170-2001(有線數(shù)字電視廣播信道編碼與調制規(guī)范)為主要依據(jù)，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相關開發(fā)板(ML402、ML506)為平臺，主要任務是基于相關標準對其實用技術進行研究和開發(fā)。完成了信道編碼和調制的模塊劃分、Verilog HLD程序的編寫(或IP核的調用)和仿真以及在板調試和聯(lián)調等工作，設計目的是在提高整個系統(tǒng)集成度的前提下實現(xiàn)多頻點調制。 本文在研究現(xiàn)有數(shù)字電視網(wǎng)絡技術和相關產(chǎn)品的基礎上，以國標GY/T170-2001為主要依據(jù)并參閱了其他的相關標準，提出了多頻點QAM調制器的實現(xiàn)方案。整個工作包括：模塊劃分，完成了基帶物理接口(輸入)、包頭反轉與隨機化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設計或模塊調用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調用)和仿真等工作；成功進行了開發(fā)板板級調試，調試的過程中充分利用Xilinx公司的開發(fā)板和調試軟件ChipScope，成功設計了驗證方案并進行了模塊驗證；最后進行了各模塊聯(lián)調工作，設計了系統(tǒng)驗證方案并成功完成對整個系統(tǒng)的驗證工作。 經(jīng)測試表明，該系統(tǒng)主要性能達到國家相關標準GY/T 198-2003(有線數(shù)字電視廣播QAM調制器技術要求和測量方法)規(guī)定的技術指標，可以進入樣機試生產(chǎn)環(huán)節(jié)。
標簽： 有線數(shù)字電視 廣播系統(tǒng) 信道編碼
上傳時間： 2013-04-24
上傳用戶：jiangfire
CCSDS組織(空間數(shù)據(jù)系統(tǒng)咨詢委員會)于2005年公布了新的圖像壓縮標準，該標準算法采用基于小波變換的比特平面編碼方法，支持無損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能，能滿足實際應用中的多種需求。同時該算法具有較低的算法復雜度，易于低功耗硬件實現(xiàn)，并且對航天圖像具有較高的適應性，因此，在航天應用方面具有廣闊的前景。 本論文主要針對CCSDS圖像壓縮算法的FPGA硬件實現(xiàn)，在有限的硬件資源下，提出高速高效的CCSDS圖像壓縮編碼器設計方案并在已有的FPGA硬件平臺上加以實現(xiàn)。本文首先對CCSDS圖像壓縮算法的編碼原理進行詳細介紹；然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實現(xiàn)方案，并給出了進行批量仿真測試的仿真平臺設計方案。最后在Xilinx VIRTEX-II FPGA平臺上經(jīng)過成功驗證，測試結果表明系統(tǒng)各項技術指標可滿足星載圖像壓縮的要求。
標簽： CCSDS 算法 星載 圖像壓縮系統(tǒng)
上傳時間： 2013-06-13
上傳用戶：wanghui2438
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標簽： DDRSDRAM Verilog Xilinx FPGA
上傳時間： 2013-08-07
上傳用戶：ainimao
廠商把產(chǎn)品命名為DDR3-1600，則意味著該廠商將規(guī)定該SDRAM器件的峰值傳輸速率定為1，600MT/s。雖然這些器件確實能夠達到所規(guī)定的傳輸速率，但在實際工作負載情況下卻不能持續(xù)保持該速率。原因在于行地址沖突、數(shù)據(jù)總線轉換損耗、寫恢復等都會降低器件的峰值傳輸速率
上傳時間： 2013-12-12
上傳用戶：jkhjkh1982
V5-AFX-FF1136-Schematics
標簽： Schematics Virtex AFX-FF 1136
上傳時間： 2013-10-29
上傳用戶：二十八號
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。
上傳時間： 2013-10-27
上傳用戶：comer1123
本文是關于 xilinx公司的7系列FPGA應用指南。 xilinx公司的7系列FPGA包括3個子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對這3各系列芯片的介紹。 下表是xilinx公司的7系列FPGA芯片容量對比表
上傳時間： 2013-11-19
上傳用戶：31633073
