隨著數字信號處理技術的數據量越來越大，雙DSP系統將會越來越多的受到青睞。針對基于ADI的BF531雙DSP系統的主從通信，設計了基于SPORT口的從硬件到軟件的一整套通信機制，并對通信機制進行了優化。通過大量的運行測試，驗證了這一系統能夠滿足任務同步，可靠性和實時性的要求，為同類設計提供了有益的參考。
上傳時間： 2013-11-13
上傳用戶：ljd123456
為了實現快速準確地觀測電機轉速，在直接轉矩控制系統的基礎上，采用了基于電機轉子磁鏈的MRAS速度辨識方法對系統進行速度估計，并通過DSP實現無速度傳感器的直接轉矩控制。利用Matlab對系統進行仿真分析，仿真結果表明，該方案的設計方法正確可行。
上傳時間： 2013-11-17
上傳用戶：xjz632
以OMAP3530為硬件平臺，以DVSDK為軟件工具，介紹了協同開發環境的搭建方法。說明了OMAP3530中ARM和DSP協同開發的兩種方法，并對兩種方法的優缺點進行了比較。
上傳時間： 2013-11-18
上傳用戶：ccxzzhm
介紹了一種基于多DSP的并行處理系統設計與實現，以及其在分布式雷達組網航跡融合中的實際應用。重點介紹了該系統由1塊系統主板和4塊TS201處理板卡組成的原理和結構，即系統內主板與處理板卡的板級并行設計、單塊板卡多DSP并行結構的設計、板級間，單塊板卡內傳輸通道的設計。通過具體應用說明，該多DSP并行處理系統充分體現了航跡融合的實時、高速特性，作為硬件處理平臺具備高速、通用的特點。
上傳時間： 2014-09-01
上傳用戶：671145514
Visual Assist X 10.6.1822.0（VC6.0智能插件）
上傳時間： 2013-12-15
上傳用戶：ysystc670
介紹了軟件動態鏈接技術的概念和特點，提出了基于TI TMS320系列DSP的軟件動態鏈接技術。該技術解決了可重配置的DSP系統中關于軟件二進制目標代碼的動態加載和卸載的問題。采用該技術的軟件重配置方案已成功運用于某多功能通信系統，為基于其他系列DSP的可重構數字處理系統提供了一定的參考，在無人值守設備、多功能信號處理設備方面具有一定的應用價值。
上傳時間： 2013-10-14
上傳用戶：lanwei
軟件無線電的思想已推廣到無線電通信領域, 該技術依托于寬頻段、特性均勻的天線, 高速的ADö DA 芯片,可編程大規模邏輯門陣列, 通用高速的DSP 數字信號處理芯片等硬件技術。介紹了AM 調制和解調的數字化實現方法, 給出了基于TM S320C32 DSP 芯片實現AM 調制解調算法的主要源程序。經測試, 該軟件設計在軟件無線電硬件平臺上運行良好, 整個系統的各項性能指標均達到設計的要求。
上傳時間： 2013-10-09
上傳用戶：xanxuan
MATLAB5[x]入門與提高.
標簽： MATLAB5
上傳時間： 2014-01-25
上傳用戶：fairy0212
《DSP原理及其C編程開發技術》是一本關于數字波形產生、數字濾波器設計、數字信號處理工具及技術應用的最新綜合性教材。全書共包含9章及7個附錄，前8章分別介紹了DSP開發系統、DSK的輸入輸出、C6x系列處理器的體系結構和指令集、有限沖激響應濾波器、無限沖激響應濾波器、快速傅里葉變換、自適應濾波器、程序代碼優化技術等內容，第9章為DSP的應用及學生的一些課程設計。每章開始主要介紹基本理論，然后給出一些具體例子和必要的背景知識，最后給出了一些結論性的實驗。通過大量實驗和工程課題的DSP實時實現實例，該書為讀者提供了學習數字信號處理的快速而實用的方法。為了便于讀者理解，書中提到的所有程序實例都可以從網站上免費下載。
上傳時間： 2013-10-12
上傳用戶：牧羊人8920
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
