在由ARM+DSP組成的嵌入式視頻處理平臺當中，需要將視頻數據從DSP端發送給ARM處理器，以便ARM將視頻數據傳輸到遠端服務器進行處理。提供了一種ARM與DSP雙核之間視頻數據通信的解決方案，并介紹了ARM與DSP之間通過HPI進行連接的硬件電路設計。在HPI接口驅動程序的設計中，基于Linux中斷處理機制定義并實現了一種實用的視頻數據通信協議，從而實現了ARM與DSP雙核之間視頻數據的可靠傳榆。
上傳時間： 2013-11-09
上傳用戶：xg262122
循環冗余碼(cRc)是種常用的檢測錯誤碼，廣泛應用十測控I耍通信領域。文中介紺基于Tt54x系列DsP的cR【：軟件實上見力法。
上傳時間： 2013-11-06
上傳用戶：tom_man2008
介紹了包裝機的工作原理及以DSP為處理器的自動包裝機控制系統，采用統一建模語言UML建立系統用例圖，并根據對用例圖的分析建立系統狀態模型。通過編程測試，驗證了本系統不僅滿足了用戶需求而且具有較高的可靠性和可維護性。
上傳時間： 2013-11-04
上傳用戶：wmwai1314
TI公司的手提超聲系統DSP解決方案重量大約10磅或不到10磅,可以在沒有電池的情況下工作. 手提超聲系統廣泛應用于ICU病房,急診室, 麻醉和戰場. 手提超聲系統采用DSP和SoC來處理電傳感器(如照相機,變換器,麥克風等)所產品生的數字化電信號,一個診斷超聲圖像系統產生和發送超聲波,捕捉反射波并轉換成可視的圖像.接收到的反射波的信號處理包內插,抽取,數據濾波和重建.可編程的DSP和SoC能實時實現這些復雜的數學運算.
上傳時間： 2013-11-25
上傳用戶：raron1989
為提高聚光光伏發電的太陽能利用率，提出了一種環形軌道式光伏發電雙軸跟蹤系統的設計方案。系統采用DSP控制伺服電機的方法，利用空間電壓矢量脈寬調制(SVPWM)技術，形成了閉環的位置伺服控制。通過MATLAB／SIMULINK進行了速度環仿真，結果表明該系統運行穩定，具有較好的靜態和動態特性。
上傳時間： 2013-10-10
上傳用戶：Vici
本文介紹了一種基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模塊的設計與實 現方法。將CPLD作為DSP與液晶模塊之間連接的橋梁，解決了快速處理器DSP與慢速外設液晶模塊的匹配問題，給出了硬件接口電路以及相關的程序設計，并在實際應用系統中成功運行。
上傳時間： 2014-12-28
上傳用戶：xinhaoshan2016
DSP仿真器原理圖(USB2.0)
上傳時間： 2013-10-10
上傳用戶：電子世界
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
上傳時間： 2014-12-28
上傳用戶：18888888888
本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）
上傳時間： 2014-12-28
上傳用戶：CHINA526
