相 關 資 源

• 用數字鎖相環電路實現高精度寬范圍頻率控制.pdf免費下載

  資源簡介：鎖相技術相關專輯 38冊 209M用數字鎖相環電路實現高精度寬范圍頻率控制.pdf

  標簽：

  上傳時間： 2014-05-05

  上傳用戶：時代將軍

• 介紹了一寬帶的數字鎖相環的實現方法免費下載

  資源簡介：介紹了一寬帶的數字鎖相環的實現方法，歡迎大家踴躍下載

  標簽： 寬帶 實現方法 數字鎖相環

  上傳時間： 2015-11-25

  上傳用戶：咔樂塢

• 介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。免費下載

  資源簡介：介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。

  標簽： FPGA 數字鎖相環 分 基本結構

  上傳時間： 2016-08-12

  上傳用戶：xiaoyunyun

• 全數字鎖相環電路的研制免費下載

  資源簡介：全數字鎖相環電路的研制，使用的是VHDL語言

  標簽： 全數字 鎖相環電路

  上傳時間： 2017-02-02

  上傳用戶：壞天使kk

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF

  標簽： Q5 數據 PLL 輸入

  上傳時間： 2017-07-24

  上傳用戶：璇珠官人

• 數字鎖相環(DPLL)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的PLL相比免費下載

  資源簡介：數字鎖相環(DPLL)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環路帶寬和中心頻率編程可調、易于構建高階鎖相環等優點。

  標簽： DPLL PLL 數字鎖相環 數字通信

  上傳時間： 2013-12-18

  上傳用戶：libenshu01

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.rar免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言

  標簽： CPLD VHDL 數字鎖相環

  上傳時間： 2013-05-27

  上傳用戶：hewenzhi

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言.

  標簽： CPLD VHDL 數字鎖相環 語言

  上傳時間： 2013-12-15

  上傳用戶：dsgkjgkjg

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言.

  標簽： CPLD VHDL 數字鎖相環 語言

  上傳時間： 2013-12-24

  上傳用戶：l254587896

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言.

  標簽： CPLD VHDL 數字鎖相環 語言

  上傳時間： 2014-01-07

  上傳用戶：金宜

• 智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信免費下載

  資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信

  標簽： VHDL CPLD 全數字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt

• 用FPGA實現數字鎖相環免費下載

  資源簡介：用FPGA實現數字鎖相環，開發環境為ISE

  標簽： FPGA 數字鎖相環

  上傳時間： 2013-12-18

  上傳用戶：tb_6877751

• 介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器免費下載

  資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...

  標簽： 環路濾波器 全數字 鎖相環 設計實現

  上傳時間： 2017-08-18

  上傳用戶：love_stanford

• 數字鎖相環實現源碼免費下載

  資源簡介：數字鎖相環實現源碼，有很大的參考價值。 由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成.

  標簽： 數字鎖相環 源碼

  上傳時間： 2014-01-04

  上傳用戶：zq70996813

• 針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的 新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電免費下載

  資源簡介：針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的 新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電路來實現。最后利 用仿真波形驗證該設計的合理性和有效性。整...

  標簽： FPGA 297 HCT 高頻感應

  上傳時間： 2014-01-11

  上傳用戶：AbuGe

• 基于FPGA的數字鎖相環的研究與實現免費下載

  資源簡介：該文檔為基于FPGA的數字鎖相環的研究與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： fpga

  上傳時間： 2022-04-27

  上傳用戶：

• 基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現免費下載

  資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： dsp

  上傳時間： 2022-05-01

  上傳用戶：

• 基于FPGA實現的一種新型數字鎖相環免費下載

  資源簡介：基于FPGA實現的一種新型數字鎖相環

  標簽： FPGA 新型數字 鎖相環

  上傳時間： 2013-08-07

  上傳用戶：2467478207

• 用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench免費下載

  資源簡介：用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench

  標簽： vhd testbench pllTB VHDL

  上傳時間： 2014-01-20

  上傳用戶：zwei41

• 用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 全數字鎖相環ＶＨＤＬ描述并實現功能仿真免費下載

  資源簡介：全數字鎖相環ＶＨＤＬ描述并實現功能仿真，另附有圖形說明

  標簽： 全數字 鎖相環 功能仿真

  上傳時間： 2014-01-13

  上傳用戶：shawvi

• 直接式數字鎖相環頻率合成器.用ELANIX公司SYSTEMVIEW運行.免費下載

  資源簡介：直接式數字鎖相環頻率合成器.用ELANIX公司SYSTEMVIEW運行.

  標簽： SYSTEMVIEW ELANIX 數字鎖相環 頻率合成器

  上傳時間： 2015-07-18

  上傳用戶：妄想演繹師

• 技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值免費下載

  資源簡介：技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值

  標簽： 采樣 比例 控制 全數字

  上傳時間： 2015-08-21

  上傳用戶：silenthink

• 介紹了如何使用數字鎖相環,如何用VHDL實現數字鎖相環免費下載

  資源簡介：介紹了如何使用數字鎖相環,如何用VHDL實現數字鎖相環

  標簽： VHDL 數字鎖相環 如何使用

  上傳時間： 2013-12-29

  上傳用戶：huql11633

• 數字鎖相環的源代碼。用硬件編程語言VHDL編寫。免費下載

  資源簡介：數字鎖相環的源代碼。用硬件編程語言VHDL編寫。

  標簽： VHDL 數字鎖相環 源代碼 硬件編程

  上傳時間： 2014-01-02

  上傳用戶：jackgao

• 一個實現簡單的數字鎖相環Verilog代碼免費下載

  資源簡介：一個實現簡單的數字鎖相環Verilog代碼，本人借鑒網上現有的代碼后經修改在Cyclone II上調通實現，里面有ModelSim仿真成功的波形圖

  標簽： Verilog 數字鎖相環 代碼

  上傳時間： 2014-01-22

  上傳用戶：003030

• ＦＰＧＡ實現全數字鎖相環免費下載

  資源簡介：ＦＰＧＡ實現全數字鎖相環，利用硬件描述評議verilog HDL，頂層文件ＤＰＬＬ．Ｖ

  標簽： 全數字 鎖相環

  上傳時間： 2014-01-09

  上傳用戶：1159797854

• 該程序實現的功能是數字鎖相環的設計。源代碼可以直接進行仿真試驗◎免費下載

  資源簡介：該程序實現的功能是數字鎖相環的設計。源代碼可以直接進行仿真試驗◎

  標簽： 程序 數字鎖相環 仿真試驗 源代碼

  上傳時間： 2016-08-12

  上傳用戶：璇珠官人