相 關(guān) 資 源

• FPGA verilog hdl設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過lcd1620和數(shù)碼管顯示免費(fèi)下載

  資源簡介：FPGA verilog hdl設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計(jì)文件.V源碼，可以做為你的學(xué)習(xí)及設(shè)計(jì)參考。module ds18b20lcd1602display ( Clk, Rst,? ? ? DQ,? ?//18B20數(shù)據(jù)端口 Txd,? ...

  標(biāo)簽： fpga verilog hdl 溫度傳感器 ds18b20 lcd1620 數(shù)碼顯示

  上傳時(shí)間： 2022-01-30

  上傳用戶：

• 采用verilog hdl設(shè)計(jì),在掌宇智能開發(fā)板上得到實(shí)現(xiàn) 根據(jù)搶答器的原理免費(fèi)下載

  資源簡介：采用verilog hdl設(shè)計(jì),在掌宇智能開發(fā)板上得到實(shí)現(xiàn) 根據(jù)搶答器的原理，整個(gè)電路可劃分為三部分：采樣電路、門控電路和譯碼電路

  標(biāo)簽： verilog hdl 開發(fā)板 搶答器

  上傳時(shí)間： 2013-12-21

  上傳用戶：zgu489

• 采用verilog hdl設(shè)計(jì)免費(fèi)下載

  資源簡介：采用verilog hdl設(shè)計(jì)，在Altera EP1S10S780C6開發(fā)板上實(shí)現(xiàn) 選取6MHz為基準(zhǔn)頻率，演奏的是梁祝樂曲

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2015-04-11

  上傳用戶：chongcongying

• 在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用verilog hdl 設(shè)計(jì),完全可是直接使用免費(fèi)下載

  資源簡介：在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用verilog hdl 設(shè)計(jì),完全可是直接使用

  標(biāo)簽： verilog FPGA hdl 顯示器

  上傳時(shí)間： 2014-09-04

  上傳用戶：zm7516678

• 使用FPGA控制蜂鳴器的程序,用verilog hdl設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音免費(fèi)下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用verilog hdl設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音

  標(biāo)簽： verilog FPGA hdl 蜂鳴器

  上傳時(shí)間： 2013-12-21

  上傳用戶：wendy15

• 第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 verilog hdl設(shè)計(jì)方法概述 第三章 verilog hdl的基本語法 第四章 不同抽象級(jí)別的verilog hdl免費(fèi)下載

  資源簡介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 verilog hdl設(shè)計(jì)方法概述 第三章 verilog hdl的基本語法 第四章 不同抽象級(jí)別的verilog hdl模型 第五章 基本運(yùn)算邏輯和它們的verilog hdl模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯

  標(biāo)簽： verilog hdl 數(shù)字信號(hào)處理 基本概念

  上傳時(shí)間： 2014-01-27

  上傳用戶：sclyutian

• 第一章 數(shù)字信號(hào)處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 verilog hdl設(shè)計(jì)方法概述 第三章 verilog hdl的基本語法 第四章 不同抽象級(jí)別的verilog hdl模型免費(fèi)下載

  資源簡介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 verilog hdl設(shè)計(jì)方法概述 第三章 verilog hdl的基本語法 第四章 不同抽象級(jí)別的verilog hdl模型 第五章 基本運(yùn)算邏輯和它們的verilog hdl模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯 第七章...

  標(biāo)簽： verilog hdl 數(shù)字信號(hào)處理 基本概念

  上傳時(shí)間： 2016-02-08

  上傳用戶：ardager

• 基于verilog hdl設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：基于verilog hdl設(shè)計(jì)的多功能數(shù)字鐘，有興趣的

  標(biāo)簽： verilog hdl 多功能 數(shù)字

  上傳時(shí)間： 2013-11-26

  上傳用戶：宋桃子

• 周立功verilog hdl黃金參考指南免費(fèi)下載

  資源簡介：周立功verilog hdl黃金參考指南，學(xué)習(xí)VerriLog的東西。

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2014-01-17

  上傳用戶：qiao8960

• 從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的verilog hdl設(shè)計(jì)技術(shù)和方法免費(fèi)下載

  資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的verilog hdl設(shè)計(jì)技術(shù)和方法，結(jié)合DSP算法介紹verilog hdl 設(shè)計(jì)。

  標(biāo)簽： verilog hdl 算法設(shè)計(jì) 數(shù)字邏輯

  上傳時(shí)間： 2016-12-16

  上傳用戶：xiaohuanhuan

• 4位數(shù)字頻率計(jì)的verilog hdl設(shè)計(jì)免費(fèi)下載

  資源簡介：4位數(shù)字頻率計(jì)的verilog hdl設(shè)計(jì)，精度比較準(zhǔn)的

  標(biāo)簽： verilog hdl 數(shù)字頻率計(jì)

  上傳時(shí)間： 2014-01-06

  上傳用戶：shus521

• 常用模塊的verilog-hdl設(shè)計(jì)免費(fèi)下載

  資源簡介：常用模塊的verilog-hdl設(shè)計(jì)

  標(biāo)簽： verilog-hdl 模塊

  上傳時(shí)間： 2020-03-20

  上傳用戶：966210

• 基于verilog hdl設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：本文利用verilog hdl 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim

  標(biāo)簽： verilog hdl 多功能 數(shù)字

  上傳時(shí)間： 2013-07-21

  上傳用戶：ve3344

• 基于verilog hdl設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：本文利用verilog hdl 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中...

  標(biāo)簽： verilog hdl 多功能 數(shù)字

  上傳時(shí)間： 2013-11-10

  上傳用戶：hz07104032

• verilog hdl設(shè)計(jì)參考免費(fèi)下載

  資源簡介：verilog黃金參考指南 verilog基礎(chǔ)知識(shí) verilog練習(xí)題

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2017-08-16

  上傳用戶：whyisme

• 本書介紹了大量verilog hdl程序設(shè)計(jì)的實(shí)例免費(fèi)下載

  資源簡介：本書介紹了大量verilog hdl程序設(shè)計(jì)的實(shí)例，對(duì)于verilog語言學(xué)習(xí)者和從事相關(guān)工作的工程師來說，都有一定的學(xué)習(xí)和參考價(jià)值。

  標(biāo)簽： verilog hdl 程序設(shè)計(jì)

  上傳時(shí)間： 2014-01-17

  上傳用戶：czl10052678

• verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：本書從實(shí)用的角度介紹了硬件描述語言verilog-hdl。通過動(dòng)手實(shí)踐,體驗(yàn)verilog-hdl的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡單的實(shí)例列舉了verilog-hdl的用法，在后四章，以應(yīng)用系統(tǒng)為例詳細(xì)講解了系統(tǒng)設(shè)計(jì)的全過程。書中的全部例子都給出了仿真結(jié)果，其源代碼都...

  標(biāo)簽： verilog-hdl

  上傳時(shí)間： 2022-07-11

  上傳用戶：

• verilog-hdl的數(shù)字系統(tǒng)設(shè)計(jì)入門教程CPLD篇免費(fèi)下載

  資源簡介：本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識(shí)，而不是為了講解 verilog hdl語言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)verilog hdl的基本語法知識(shí)和編程思想，我也寫過一個(gè)關(guān)于verilog hdl學(xué)習(xí)建議的文章，大家可以看一下：http://www.5ifpg...

  標(biāo)簽： verilog-hdl 數(shù)字系統(tǒng) cpld

  上傳時(shí)間： 2022-07-18

  上傳用戶：

• verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

  標(biāo)簽： verilog-hdl 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶：eeworm

• 精通verilog hdl：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡介：精通verilog hdl：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解

  標(biāo)簽： verilog hdl IC設(shè)計(jì) 核心技術(shù)

  上傳時(shí)間： 2013-07-24

  上傳用戶：eeworm

• verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar免費(fèi)下載

  資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar

  標(biāo)簽： verilog-hdl 18.0 210

  上傳時(shí)間： 2013-07-23

  上傳用戶：小宇NVO

• verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G verilog-hdl實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf

  標(biāo)簽： verilog-hdl 18.0 210

  上傳時(shí)間： 2013-04-24

  上傳用戶：vodssv

• 基于verilog hdl語言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡介：采用 verilog hdl 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用verilog

  標(biāo)簽： verilog FPGA hdl 語言

  上傳時(shí)間： 2013-07-06

  上傳用戶：也一樣請(qǐng)求

• verilog hdl程序設(shè)計(jì)教程免費(fèi)下載

  資源簡介：verilog hdl程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： verilog hdl 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-05-26

  上傳用戶：cy_ewhat

• verilog hdl 數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程verilog hdl

  標(biāo)簽： verilog hdl 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-07-20

  上傳用戶：FFAN

• verilog hdl數(shù)字設(shè)計(jì)與綜合（第二版）免費(fèi)下載

  資源簡介：·本書從用戶的角度全面闡述了verilog hdl語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及...

  標(biāo)簽： verilog nbsp hdl 數(shù)字設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：gyq

• 設(shè)計(jì)與驗(yàn)證verilog hdl免費(fèi)下載

  資源簡介：人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2013-05-30

  上傳用戶：鳳臨西北

• 基于FPGA的交通燈的設(shè)計(jì) 有verilog hdl 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡介：基于FPGA的交通燈的設(shè)計(jì) 有verilog hdl 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： verilog FPGA hdl 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼免費(fèi)下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA hdl 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• verilog hdl程序設(shè)計(jì)教程免費(fèi)下載

  資源簡介：verilog hdl程序設(shè)計(jì)教程

  標(biāo)簽： verilog hdl 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-11-22

  上傳用戶：wuchunwu