相 關(guān) 資 源

• 使用Verilog編寫的同步FIFO免費(fèi)下載

  資源簡介：使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

  標(biāo)簽： Verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• 使用Verilog編寫的同步FIFO免費(fèi)下載

  資源簡介：使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)， FIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

  標(biāo)簽： Verilog FIFO 編寫

  上傳時間： 2017-04-08

  上傳用戶：離殤

• 加法器（使用Verilog編寫的）,雖然簡單免費(fèi)下載

  資源簡介：加法器（使用Verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)Verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： Verilog 加法器 編寫

  上傳時間： 2013-12-10

  上傳用戶：410805624

• 一個關(guān)于MEMORY設(shè)計的原代碼,使用Verilog編寫的 希望對大家有些幫助免費(fèi)下載

  資源簡介：一個關(guān)于MEMORY設(shè)計的原代碼,使用Verilog編寫的 希望對大家有些幫助

  標(biāo)簽： Verilog MEMORY 代碼 編寫

  上傳時間： 2013-12-24

  上傳用戶：change0329

• Verilog編寫的異步FIFO源代碼免費(fèi)下載

  資源簡介：Verilog編寫的異步FIFO源代碼，asyn_FIFO.v為頂層，調(diào)用其他四個文件

  標(biāo)簽： Verilog FIFO 編寫 源代碼

  上傳時間： 2014-01-11

  上傳用戶：jyycc

• DSP中巴特沃思濾波器的設(shè)計使用Verilog編寫.免費(fèi)下載

  資源簡介：DSP中巴特沃思濾波器的設(shè)計使用Verilog編寫.

  標(biāo)簽： Verilog DSP 濾波器 編寫

  上傳時間： 2015-05-06

  上傳用戶：三人用菜

• Verilog HDL原碼 一種簡單的同步FIFO原碼免費(fèi)下載

  資源簡介：Verilog HDL原碼 一種簡單的同步FIFO原碼，可以被綜合

  標(biāo)簽： Verilog FIFO HDL

  上傳時間： 2013-12-28

  上傳用戶：qwe1234

• 一個可綜合的同步FIFO的Verilog源代碼免費(fèi)下載

  資源簡介：一個可綜合的同步FIFO的Verilog源代碼

  標(biāo)簽： Verilog FIFO 源代碼

  上傳時間： 2015-12-13

  上傳用戶：天誠24

• 一個Verilog語言描寫的同步FIFO,包括:FIFO using declared registers for storage和FIFO using (model of) standard mem免費(fèi)下載

  資源簡介：一個Verilog語言描寫的同步FIFO,包括:FIFO using declared registers for storage和FIFO using (model of) standard memory chip for storage.兩種方式,包含testbench

  標(biāo)簽： using FIFO registers declared

  上傳時間： 2015-12-15

  上傳用戶：Avoid98

• 一個關(guān)于熱敏打印機(jī)時序的仿真程序,能夠應(yīng)用于大多數(shù)的熱敏打印機(jī)中,實現(xiàn)了打印數(shù)據(jù)的并轉(zhuǎn)串.使用Verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.免費(fèi)下載

  資源簡介：一個關(guān)于熱敏打印機(jī)時序的仿真程序,能夠應(yīng)用于大多數(shù)的熱敏打印機(jī)中,實現(xiàn)了打印數(shù)據(jù)的并轉(zhuǎn)串.使用Verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.

  標(biāo)簽： Verilog Modsim 熱敏打印機(jī) 時序

  上傳時間： 2013-12-27

  上傳用戶：waitingfy

• 本代碼使用Verilog編寫了CORDIC數(shù)字計算機(jī)的設(shè)計免費(fèi)下載

  資源簡介：本代碼使用Verilog編寫了CORDIC數(shù)字計算機(jī)的設(shè)計

  標(biāo)簽： Verilog CORDIC 代碼 編寫

  上傳時間： 2016-08-27

  上傳用戶：稀世之寶039

• 用Verilog編寫的乒乓球游戲免費(fèi)下載

  資源簡介：用Verilog編寫的乒乓球游戲，內(nèi)帶ps2，VGA驅(qū)動，下載到spantan3開發(fā)板上即可使用（原創(chuàng)）

  標(biāo)簽： Verilog 編寫

  上傳時間： 2013-12-19

  上傳用戶：fandeshun

• 一個用Verilog編寫的總線仲裁程序。多個設(shè)備共享總線免費(fèi)下載

  資源簡介：一個用Verilog編寫的總線仲裁程序。多個設(shè)備共享總線，不同設(shè)備的優(yōu)先級是變化的，保證每個設(shè)備都有公平的使用總線的機(jī)會。

  標(biāo)簽： Verilog 編寫 總線仲裁 總線

  上傳時間： 2014-11-21

  上傳用戶：牛布牛

• 使用VHDL編寫的頻率的精確測量方法的代碼免費(fèi)下載

  資源簡介：文檔中給出了使用VHDL編寫的頻率的精確測量方法的代碼,同時還有cPLD與e2rom等的接口代碼

  標(biāo)簽： VHDL 編寫 精確測量 代碼

  上傳時間： 2013-08-30

  上傳用戶：1318695663

• Verilog 編寫的I2c協(xié)議程序免費(fèi)下載

  資源簡介：Verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： Verilog I2c 編寫 協(xié)議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• 使用VToolsD編寫的簡單的hello程序免費(fèi)下載

  資源簡介：使用VToolsD編寫的簡單的hello程序

  標(biāo)簽： VToolsD hello 編寫 程序

  上傳時間： 2013-12-22

  上傳用戶：lmeeworm

• 一個完全使用java編寫的加密通用算法包免費(fèi)下載

  資源簡介：一個完全使用java編寫的加密通用算法包，含des,des3,rsa等很多加密算法源碼

  標(biāo)簽： java 編寫 加密 算法

  上傳時間： 2014-01-20

  上傳用戶：zhangyi99104144

• 另一個使用java編寫的加密通用算法包免費(fèi)下載

  資源簡介：另一個使用java編寫的加密通用算法包，含des,rsa,sha,md5,md4,md2,idea,blowfish等很多加密算法和密鑰存儲、簽名等源碼

  標(biāo)簽： java 編寫 加密 算法

  上傳時間： 2014-06-19

  上傳用戶：chongcongying

• 使用VC編寫的一個MD5算法的程序其中內(nèi)嵌使用了asm免費(fèi)下載

  資源簡介：使用VC編寫的一個MD5算法的程序其中內(nèi)嵌使用了asm

  標(biāo)簽： MD5 asm 編寫 算法

  上傳時間： 2014-11-27

  上傳用戶：yy541071797

• 使用J2EE編寫的網(wǎng)上商店系統(tǒng)免費(fèi)下載

  資源簡介：使用J2EE編寫的網(wǎng)上商店系統(tǒng)

  標(biāo)簽： J2EE 編寫 商

  上傳時間： 2015-01-10

  上傳用戶：wangyi39

• 如何在Java程序中使用我們現(xiàn)有的DLL。因為這些DLLs并不是為在由Java創(chuàng)建的頭文件中使用而編寫的。這個問題的解決方法就是創(chuàng)建一個封裝的DLL免費(fèi)下載

  資源簡介：如何在Java程序中使用我們現(xiàn)有的DLL。因為這些DLLs并不是為在由Java創(chuàng)建的頭文件中使用而編寫的。這個問題的解決方法就是創(chuàng)建一個封裝的DLL，它僅用來調(diào)用你的DLL的函數(shù)。這個應(yīng)用程序是關(guān)于VC++, Java和集合的接口連接程序。

  標(biāo)簽： Java DLL DLLs 程序

  上傳時間： 2014-01-08

  上傳用戶：shus521

• 本程序使用vhdl編寫的jtag接口實現(xiàn)程序,其中有些功能未能實現(xiàn),希望有人能夠幫忙完善!免費(fèi)下載

  資源簡介：本程序使用vhdl編寫的jtag接口實現(xiàn)程序,其中有些功能未能實現(xiàn),希望有人能夠幫忙完善!

  標(biāo)簽： vhdl jtag 程序 接口

  上傳時間： 2013-12-25

  上傳用戶：kelimu

• 一個使用JAVA編寫的系統(tǒng)菜單程序,可以動態(tài)生成用戶菜單.免費(fèi)下載

  資源簡介：一個使用JAVA編寫的系統(tǒng)菜單程序,可以動態(tài)生成用戶菜單.

  標(biāo)簽： JAVA 菜單 編寫

  上傳時間： 2013-12-17

  上傳用戶：王慶才

• 用Verilog編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：用Verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： Verilog 編寫 多功能 數(shù)字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU）免費(fèi)下載

  資源簡介：這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標(biāo)簽： Verilog RISC CPU MCU

  上傳時間： 2014-01-05

  上傳用戶：李夢晗

• Verilog編寫的32位浮點加法器免費(fèi)下載

  資源簡介：Verilog編寫的32位浮點加法器

  標(biāo)簽： Verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• Verilog編寫的全功能串口免費(fèi)下載

  資源簡介：Verilog編寫的全功能串口

  標(biāo)簽： Verilog 編寫 串口

  上傳時間： 2014-02-11

  上傳用戶：Breathe0125

• Verilog編寫的計算百分比模塊免費(fèi)下載

  資源簡介：Verilog編寫的計算百分比模塊

  標(biāo)簽： Verilog 編寫 分 模塊

  上傳時間： 2013-12-17

  上傳用戶：wang0123456789

• Verilog編寫的流水線模塊免費(fèi)下載

  資源簡介：Verilog編寫的流水線模塊

  標(biāo)簽： Verilog 編寫 流水線 模塊

  上傳時間： 2015-03-09

  上傳用戶：杜瑩12345

• Verilog編寫的alu模塊免費(fèi)下載

  資源簡介：Verilog編寫的alu模塊

  標(biāo)簽： Verilog alu 編寫 模塊

  上傳時間： 2015-03-09

  上傳用戶：qb1993225