相 關 資 源

• FPGA里面的分頻器相關資料免費下載

  資源簡介：FPGA里面的分頻器相關資料

  標簽： FPGA 分頻器

  上傳時間： 2016-03-29

  上傳用戶：Miyuki

• 基于FPGA的分頻器免費下載

  資源簡介：基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.

  標簽： FPGA 分頻器

  上傳時間： 2013-08-15

  上傳用戶：llwap

• 基于FPGA的分頻器的設計與實現免費下載

  資源簡介：該文檔為基于FPGA的分頻器的設計與實現簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA

  上傳時間： 2021-11-15

  上傳用戶：

• 一種基于FPGA的分頻器的實現免費下載

  資源簡介：該文檔為一種基于FPGA的分頻器的實現講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA

  上傳時間： 2021-12-01

  上傳用戶：

• 基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)免費下載

  資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)

  標簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• 基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.免費下載

  資源簡介：基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.

  標簽： FPGA 分頻器 分頻 參數

  上傳時間： 2014-11-18

  上傳用戶：songnanhua

• 一個3分頻器。可進一步改裝成實際需要的分頻器使用免費下載

  資源簡介：一個3分頻器。可進一步改裝成實際需要的分頻器使用

  標簽： 分頻器

  上傳時間： 2014-11-28

  上傳用戶：ruixue198909

• 一個簡單的分頻器代碼,可以套用來作其他頻率的分頻免費下載

  資源簡介：一個簡單的分頻器代碼,可以套用來作其他頻率的分頻

  標簽： 分頻器 代碼 分頻 頻率

  上傳時間： 2014-06-18

  上傳用戶：330402686

• 基于VHDL的分頻器設計免費下載

  資源簡介：基于VHDL的分頻器設計，這是源碼希望對大家有用。

  標簽： VHDL 分頻器

  上傳時間： 2014-01-25

  上傳用戶：watch100

• 用vhdl實現的分頻器免費下載

  資源簡介：用vhdl實現的分頻器，可產生任意對主時鐘的分頻，從而是實現不同頻率pwm的控制

  標簽： vhdl 分頻器

  上傳時間： 2016-06-01

  上傳用戶：6546544

• 好的分頻器設計程序免費下載

  資源簡介：好的分頻器設計程序，有三個，二分頻，八分頻隨便改，比較實用

  標簽： 分頻器 設計程序

  上傳時間： 2016-07-15

  上傳用戶：songyue1991

• 該源碼為VHDL語言編寫的分頻器免費下載

  資源簡介：該源碼為VHDL語言編寫的分頻器，在W-4b教學平臺上通過驗證

  標簽： VHDL 源碼 分頻器 語言

  上傳時間： 2016-09-17

  上傳用戶：erkuizhang

• 這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現的分頻器免費下載

  資源簡介：這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現的分頻器，通過兩個并行進程對輸入信號CLK進行8分頻，占空比為1:7

  標簽： ISP 編程實驗 獨立 方式

  上傳時間： 2017-01-19

  上傳用戶：xiaohuanhuan

• 利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23）免費下載

  資源簡介：利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。

  標簽： HEX 計數器 模 1Hz

  上傳時間： 2014-12-20

  上傳用戶：dbs012280

• 基于vhdl的分頻器設計免費下載

  資源簡介：基于vhdl的分頻器設計，分頻器在數字系統設計中應用頻繁

  標簽： vhdl 分頻器

  上傳時間： 2017-03-31

  上傳用戶：腳趾頭

• 此為EDA設計的分頻器模塊。可以實現三種不同的頻率信號免費下載

  資源簡介：此為EDA設計的分頻器模塊。可以實現三種不同的頻率信號，可以通過使用者自由設置頻率大小

  標簽： EDA 分頻器 模塊 頻率信號

  上傳時間： 2013-12-22

  上傳用戶：671145514

• VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現方法。免費下載

  資源簡介：VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現方法。

  標簽： VHDL 語言 分頻 模塊

  上傳時間： 2017-07-21

  上傳用戶：cylnpy

• 用verilog實現FPGA的通用分頻器的實現免費下載

  資源簡介：用verilog實現了奇數和偶數不同的分頻器設計

  標簽： verilog FPGA 分頻器

  上傳時間： 2016-07-11

  上傳用戶：jhjjh

• 利用VHDL語言編寫的一個16分頻器免費下載

  資源簡介：利用VHDL語言編寫的一個16分頻器，另外可以在程序中修改為任意2N的分頻器

  標簽： VHDL 語言 編寫 分頻器

  上傳時間： 2014-01-18

  上傳用戶：erkuizhang

• 一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料免費下載

  資源簡介：一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料

  標簽： CPLD FPGA 整數 分頻器

  上傳時間： 2016-07-13

  上傳用戶：CHENKAI

• 用Verilog實現基于FPGA的通用分頻器免費下載

  資源簡介：用Verilog實現基于FPGA的通用分頻器

  標簽： Verilog FPGA 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 基于CPLD-FPGA的半整數分頻器的設計免費下載

  資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA

  標簽： CPLD-FPGA 整數 分頻器

  上傳時間： 2013-09-03

  上傳用戶：pioneer_lvbo

• 用VerilogHDL實現基于FPGA的通用分頻器的設計免費下載

  資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計

  標簽： VerilogHDL FPGA 分頻器

  上傳時間： 2013-10-28

  上傳用戶：xiaoxiang

• FPGA_ASIC-基于CPLD FPGA的半整數分頻器的設計講解免費下載

  資源簡介：該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數分頻器的設計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA cpld

  上傳時間： 2022-02-26

  上傳用戶：slq1234567890

• 用VerilogHDL實現基于FPGA的通用分頻器的設計免費下載

  資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計

  標簽： VerilogHDL FPGA 分頻器

  上傳時間： 2015-01-02

  上傳用戶：oooool

• 基于CPLD-FPGA的半整數分頻器的設計免費下載

  資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA

  標簽： CPLD-FPGA 整數 分頻器

  上傳時間： 2015-04-09

  上傳用戶：凌云御清風

• 用Verilog實現基于FPGA的通用分頻器免費下載

  資源簡介：用Verilog實現基于FPGA的通用分頻器

  標簽： Verilog FPGA 分頻器

  上傳時間： 2015-08-20

  上傳用戶：songrui

• 基于FPGA和sopc的用VHDL語言編寫的EDA數控分頻器免費下載

  資源簡介：基于FPGA和sopc的用VHDL語言編寫的EDA數控分頻器

  標簽： FPGA VHDL sopc EDA

  上傳時間： 2014-01-03

  上傳用戶：yan2267246

• FPGA里面的計數器相關資料及程序匯總大全免費下載

  資源簡介：FPGA里面的計數器相關資料及程序匯總大全

  標簽： FPGA 計數器 程序

  上傳時間： 2016-03-29

  上傳用戶：pkkkkp

• 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL免費下載

  資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...

  標簽： altera FPGA PLL 分頻器

  上傳時間： 2016-06-14

  上傳用戶：wpwpwlxwlx