該文檔為基于FPGA的分頻器的設(shè)計與實現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
資源簡介：該文檔為基于fpga的分頻器的設(shè)計與實現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-15
上傳用戶：
資源簡介：該文檔為一種基于fpga的分頻器的實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-01
上傳用戶：
資源簡介：此為EDA設(shè)計的分頻器模塊。可以實現(xiàn)三種不同的頻率信號，可以通過使用者自由設(shè)置頻率大小
上傳時間： 2013-12-22
上傳用戶：671145514
資源簡介：基于CPLD-fpga的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：用VerilogHDL實現(xiàn)基于fpga的通用分頻器的設(shè)計
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
資源簡介：用VerilogHDL實現(xiàn)基于fpga的通用分頻器的設(shè)計
上傳時間： 2015-01-02
上傳用戶：oooool
資源簡介：基于CPLD-fpga的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
上傳時間： 2015-04-09
上傳用戶：凌云御清風(fēng)
資源簡介：基于fpga的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：一個基于CPLD/fpga的半整數(shù)分頻器的設(shè)計的文檔資料
上傳時間： 2016-07-13
上傳用戶：CHENKAI
資源簡介：該文檔為fpga_ASIC-基于CPLD、fpga的半整數(shù)分頻器的設(shè)計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-02-26
上傳用戶：slq1234567890
資源簡介：基于fpga的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間： 2013-08-15
上傳用戶：llwap
資源簡介：基于VHDL的分頻器設(shè)計，這是源碼希望對大家有用。
上傳時間： 2014-01-25
上傳用戶：watch100
資源簡介：基于fpga的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間： 2014-11-18
上傳用戶：songnanhua
資源簡介：基于vhdl的分頻器設(shè)計，分頻器在數(shù)字系統(tǒng)設(shè)計中應(yīng)用頻繁
上傳時間： 2017-03-31
上傳用戶：腳趾頭
資源簡介：數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性強(qiáng)。他可利用 并行預(yù)置數(shù)的加法計數(shù)器和減法計數(shù)器實現(xiàn)...
上傳時間： 2014-11-29
上傳用戶：1051290259
資源簡介：基于Quartus II的數(shù)控分頻器的項目設(shè)計，實現(xiàn)對時鐘信號的任意進(jìn)制分頻，包含了項目文件和VHDL源代碼
上傳時間： 2017-07-18
上傳用戶：yangbo69
資源簡介：基于VDHL的38譯碼器的實現(xiàn)與58分頻器的實現(xiàn) fpga主芯片：CycloneII EP2C35F672C6
上傳時間： 2014-01-17
上傳用戶：banyou
資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進(jìn)行仿真，用 fpga 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, fpga
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：針對混頻器在接收機(jī)電路中的重要性，設(shè)計實現(xiàn)了一種基于F1596的乘積型混頻器電路。為使該電路能夠輸出頻率穩(wěn)定的信號，在電路設(shè)計中采用鑒頻器取樣控制VCO產(chǎn)生的本振信號，使該電路具有頻譜純凈、失真度小、輸出穩(wěn)定等優(yōu)點，滿足了接收機(jī)混頻器的使用要求。
上傳時間： 2014-01-18
上傳用戶：shen954166632
資源簡介：帶分頻器的bcd計數(shù)電路設(shè)計，verilog源碼
上傳時間： 2014-01-14
上傳用戶：s363994250
資源簡介：第7章數(shù)字系統(tǒng)設(shè)計實例 7.1 半整數(shù)分頻器的設(shè)計 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計
上傳時間： 2015-06-23
上傳用戶：tianyi223
資源簡介：本文主要介紹了50％占空比三分頻器的三種設(shè)計方法，并給出了圖形設(shè)計、VHDL設(shè)計、編譯結(jié)果和仿真結(jié)果。設(shè)計中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進(jìn)行。
上傳時間： 2014-01-25
上傳用戶：凌云御清風(fēng)
資源簡介：fpga里面的分頻器相關(guān)資料
上傳時間： 2016-03-29
上傳用戶：Miyuki
資源簡介：好的分頻器設(shè)計程序，有三個，二分頻，八分頻隨便改，比較實用
上傳時間： 2016-07-15
上傳用戶：songyue1991
資源簡介：數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。
上傳時間： 2016-10-13
上傳用戶：wangzhen1990
資源簡介：數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，例3的數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。
上傳時間： 2013-12-11
上傳用戶：黑漆漆
資源簡介：半整數(shù)分頻器的設(shè)計 請不要上傳有版權(quán)爭議的內(nèi)容和木馬病毒代碼
上傳時間： 2014-08-16
上傳用戶：trepb001
資源簡介：利用計數(shù)器和分頻器設(shè)計一個實時的時鐘。一共需要1個模24計數(shù)器、2個模6計數(shù)器、2個模10計數(shù)器、一個生成1Hz的分頻器和6個數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。
上傳時間： 2014-12-20
上傳用戶：dbs012280
資源簡介：介紹了各種分頻器的設(shè)計，VHDL描述。包括偶數(shù)分頻器，奇數(shù)分頻器，辦整數(shù)分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
資源簡介：利用fpga進(jìn)行分頻期的設(shè)計，包括小數(shù)，分?jǐn)?shù)等分頻
上傳時間： 2017-07-17
上傳用戶：lhc9102
