viterbi verilog 代碼生成程序，產生多項式可自由指定
資源簡介：viterbi verilog 代碼生成程序，產生多項式可自由指定
上傳時間： 2014-12-01
上傳用戶：lhw888
資源簡介：這是一個傻瓜式的javascript代碼生成程序，支持插件。 類似的程序有《呼吸小秘書——主頁特效篇》、《GreenTea》“綠茶”。
上傳時間： 2015-10-15
上傳用戶：plsee
資源簡介：語言編譯過程采用一趟掃描方式,以語法分析程序為核心,詞法分析程序和代碼生成程序都作為一個獨立的過程,當語法分析需要讀單詞時就調用詞法分析程序,而當語法分析正確需生成相應的目標代碼時,則調用代碼生成程序.此外
上傳時間： 2016-07-18
上傳用戶：sjyy1001
資源簡介：DDS發生器NIOS .c文件,在NIOSII中可以配合verilog代碼生成的自定義外設產生DDS信號
上傳時間： 2013-12-28
上傳用戶：yzhl1988
資源簡介：正弦波代碼生成程序,用來生成單片機等做正弦波產生時的代碼表！
上傳時間： 2014-01-19
上傳用戶：CHENKAI
資源簡介：中間代碼生成 掌握語學制導下的中間代碼生成技術，在第一、第二次實驗的基礎上完成中間代碼生成程序。
上傳時間： 2014-01-09
上傳用戶：啊颯颯大師的
資源簡介：·詳細說明：一個西門子變頻器控制代碼的生成程序，主要用于DSP控制，除了調試用的iostream.h頭文件，沒有其他任何頭文件，可以方面的運用與各種DSP，也可以移植到windows和linux下。文件列表: ??ordermake??.........\Debug??.........\ordermaker.c?...
上傳時間： 2013-07-22
上傳用戶：cxl274287265
資源簡介：一個西門子變頻器控制代碼的生成程序，主要用于DSP控制，除了調試用的iostream.h頭文件，沒有其他任何頭文件，可以方面的運用與各種DSP，也可以移植到windows和linux下。
上傳時間： 2015-04-12
上傳用戶：磊子226
資源簡介：這是一組verilog的代碼小程序，適合新手練習使用．
上傳時間： 2015-08-19
上傳用戶：dsgkjgkjg
資源簡介：XDoclet 使自動生成部署描述符更為便利。XDoclet 是一個代碼生成實用程序，它允許您使用象 JavaDoc 標記之類的東西來向諸如類、方法和字段之類的語言特征添加元數據。隨后，它利用這些額外的元數據來生成諸如部署描述符和源代碼之類的相關文件。
上傳時間： 2015-12-08
上傳用戶：l254587896
資源簡介：實現簡單十六位加法器及測試程序 的verilog代碼
上傳時間： 2014-08-11
上傳用戶：
資源簡介：DSP程序開發MATLAB調試及直接目標代碼生成.ceb
上傳時間： 2014-01-02
上傳用戶：開懷常笑
資源簡介：JAVA代碼生成利器 本工具是java程序員都應該具有的,是學習java的必備工具,和大家一起分享.
上傳時間： 2016-03-25
上傳用戶：haoxiyizhong
資源簡介：DSP程序開發——MATLAB調試及直接目標代碼生成，西電2003年李真芳
上傳時間： 2016-05-16
上傳用戶：黑漆漆
資源簡介：pl0編譯器,c語言環境下實現,PL/0語言編譯程序采用以語法分析為核心、一遍掃描的編譯方法。詞法分析和代碼生成作為獨立的子程序供語法分析程序調用。程序供語法分析程序調用。
上傳時間： 2013-12-30
上傳用戶：lnnn30
資源簡介：< 編譯原理實用教程>>中的程序源代碼:包括詞法,語法分析,目標代碼生成等
上傳時間： 2014-01-03
上傳用戶：sclyutian
資源簡介：這是世界編程大賽第 一名寫的程序（一段代碼生成一個3D動畫） 命令提示符下輸入debug<1.txt 或者運行我寫好的bat，就能看到效果了 生成的文件僅有13K但是卻能產生那么強悍的效果 我只能說一個字 ?。。。∨?/p>
上傳時間： 2014-01-15
上傳用戶：123456wh
資源簡介：此代碼用于生成測試PCI設備的verilog代碼（verilog代碼為一種硬件描述語言）。此代碼可以直接運行于LINUX下。
上傳時間： 2017-01-31
上傳用戶：wqxstar
資源簡介：lcd驅動程序的verilog代碼，最基礎的功能實現，rt1602
上傳時間： 2017-09-11
上傳用戶：hasan2015
資源簡介：是數字信號處理的FPGA實現中所有程序（書中為VHDL)的verilog代碼，很好，很有用
上傳時間： 2014-08-17
上傳用戶：lacsx
資源簡介：這個是《simulink仿真及代碼生成技術_隨書程序》，總共有12章。
上傳時間： 2022-06-10
上傳用戶：ttalli
資源簡介：多個verilog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼
上傳時間： 2013-08-26
上傳用戶：athjac
資源簡介：ddr verilog代碼,實現DDR內存控制，是一個高效率的程序
上傳時間： 2016-01-11
上傳用戶：我干你啊
資源簡介：verilog代碼，基礎的寄存器配置模式，怎樣生成寄存器，以及如何在合適的時候用寄存器
上傳時間： 2016-01-13
上傳用戶：xuan‘nian
資源簡介：多個verilog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼
上傳時間： 2013-12-30
上傳用戶：cc1
資源簡介：整個工作過程主要劃分成詞法分析階段、語法分析階段、中間代碼生成和目標代碼生成四個部分。 第一階段是把輸入的字符串形式的源程序分割成一個個單詞符號。 第二階段是識別由詞法分析給出的單詞符號序列在結構上是否符合給定的文法規則。 第三階段中間代...
上傳時間： 2014-12-03
上傳用戶：xc216
資源簡介：圖表生成程序組件 Chart_Excel: 該文件夾中存放著兩套組件：用于生成圖表的Chart組件，和訪問Excel的JXL組件。 \Classes文件夾中存放著生成“圖表和訪問Excel”所需的組件 BarPieChart.jsp 生成柱圖和餅圖的實例代碼； ChartGantt.jsp 生成兩種風格Gan...
上傳時間： 2013-12-20
上傳用戶：hullow
資源簡介：三段式verilog的IDE程序，但只有DMA部分，需要自己添加PIO的代碼
上傳時間： 2014-01-04
上傳用戶：familiarsmile
資源簡介：verilog代碼集錦，有需要的看看，對初學者很有價值的
上傳時間： 2013-04-24
上傳用戶：afeiafei309
資源簡介：幾個較基礎和實用的verilog代碼，適于初學者使用
上傳時間： 2013-04-24
上傳用戶：Amygdala
