用VHDL編寫的quartusii平臺上的串行EEPROM配置讀取的程序。
資源簡介:用VHDL編寫的quartusii平臺上的串行EEPROM配置讀取的程序。
上傳時間: 2017-06-27
上傳用戶:dsgkjgkjg
資源簡介:這個是一個用Keil C51編寫的12位2通道串行AD芯片MAX144的驅動程序示例,程序中含有寫好的MAX144.H標準驅動函數和LCD1602.H液晶驅動函數,提供API式外部函數接口:具體功能見程序中的*.C測試文件。
上傳時間: 2013-12-12
上傳用戶:kiklkook
資源簡介:軟件模擬SPI串行EEPROM控制時序的C程序,在DOS下用BC31編譯
上傳時間: 2015-12-02
上傳用戶:ukuk
資源簡介:MSComm 控件在基于單文檔中的應用 MSComm 作為一個串行通訊控件為程序員串口通訊編程節省了很多時間。在基于對話框的應用中加入一個MSComm控件非常簡單。
上傳時間: 2016-04-16
上傳用戶:wendy15
資源簡介:使用S3C44B0 IIC控制器實現串行EEPROM存儲器24C16的數據存儲和訪問。
上傳時間: 2014-08-31
上傳用戶:hoperingcong
資源簡介:針對TI公司TMS320VC54系列DSP處理器獨立運行需要程序自舉引導的問題,介紹了一種利用CCS軟件兩次編程實現DSP通過SPI串行EEPROM完成程序代碼自舉的方法,給出了相應的硬件設計和軟件編程思路,及以該方法實現DSP自舉的實驗。該方法硬件設計簡單、成本低,而軟件兩...
上傳時間: 2015-12-31
上傳用戶:icebee251
資源簡介:用VHDL編寫的fifo隊列.可以在maxplus2平臺上使用.
上傳時間: 2015-06-16
上傳用戶:zhangliming420
資源簡介:一個用VHDL編寫的在CPLD上實現模擬交通燈的程序源代碼
上傳時間: 2014-01-24
上傳用戶:宋桃子
資源簡介:這是在windowce環境下用evc編寫的MagicARM平臺上的一個與RS485通訊的程序
上傳時間: 2016-12-09
上傳用戶:璇珠官人
資源簡介:此為一用VHDL編寫的硬件游戲程序,在16*16的點陣上實現了打飛機游戲,可以打飛機,也可以把飛機躲過去。挺有意思的。
上傳時間: 2013-12-27
上傳用戶:fredguo
資源簡介:用VHDL編寫的spi接口程序,在epm7128上仿真成功。
上傳時間: 2013-12-30
上傳用戶:jiahao131
資源簡介:用VHDL編寫的簡易電子中設計,經過測試成功,且用記事本上載,無需閱讀器進行閱讀。
上傳時間: 2014-09-03
上傳用戶:思琦琦
資源簡介:用VHDL編寫的CRC校驗代碼,仿真以及下載在板上測試通過
上傳時間: 2013-12-17
上傳用戶:2404
資源簡介:一個關于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
上傳時間: 2013-08-20
上傳用戶:jiiszha
資源簡介:用VHDL編寫的pci源代碼。花了我2000多元錢買來的,編譯通過!
上傳時間: 2013-08-29
上傳用戶:brilliantchen
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間: 2013-09-05
上傳用戶:life840315
資源簡介:用VHDL編寫的基于fpga的數字頻率計程序算法
上傳時間: 2013-09-07
上傳用戶:chfanjiang
資源簡介:用VHDL編寫DDR SDRAM Controller的源代碼
上傳時間: 2013-12-19
上傳用戶:hn891122
資源簡介:此為用VHDL編寫的可實現動感圖像的點陣,做于05年2月,顯示BUPT并有飛鳥圖像顯示
上傳時間: 2013-12-25
上傳用戶:ls530720646
資源簡介:用VHDL編寫的關于SCAN的一個小程序,希望大家看了后能喜歡,也可以學學喲!
上傳時間: 2013-12-24
上傳用戶:cjl42111
資源簡介:用VHDL編寫的8250,內附波形分析,設計思路,以及具體的程序代碼
上傳時間: 2013-12-23
上傳用戶:tb_6877751
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間: 2015-04-27
上傳用戶:fandeshun
資源簡介:用VHDL編寫的數字時鐘,可變寬度脈沖產生器
上傳時間: 2014-12-02
上傳用戶:xaijhqx
資源簡介:用VHDL編寫的基于fpga的數字頻率計程序算法
上傳時間: 2015-05-03
上傳用戶:ruixue198909
資源簡介:這個是用VHDL編寫的乘法器,僅僅供大家參考
上傳時間: 2015-05-06
上傳用戶:我們的船長
資源簡介:這是用VHDL編寫的四位加法器,請多指教
上傳時間: 2013-12-12
上傳用戶:yepeng139
資源簡介:在xilinx的ise環境下用VHDL編寫的一個時鐘程序。
上傳時間: 2015-06-06
上傳用戶:asddsd
資源簡介:用VHDL編寫的8位全加器,數字分頻器等程序
上傳時間: 2013-12-16
上傳用戶:ztj182002
資源簡介:用VHDL編寫的并串轉換和串并轉換實例,希望對您有所幫助,其中輸入數據是時鐘的16倍
上傳時間: 2015-06-08
上傳用戶:1079836864
資源簡介:用VHDL編寫的由FPGA控制SDRAM的存儲控制程序
上傳時間: 2013-12-14
上傳用戶:waizhang