基于FPGA設(shè)計數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
資源簡介：基于FPGA設(shè)計數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時間： 2013-08-19
上傳用戶：Huge_Brother
資源簡介：基于FPGA設(shè)計數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時間： 2013-12-25
上傳用戶：dyctj
資源簡介：介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實現(xiàn)方法,并給出整個數(shù)字鎖相環(huán)的實現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計正確。
上傳時間： 2016-08-12
上傳用戶：xiaoyunyun
資源簡介：該文檔為基于FPGA的數(shù)字鎖相環(huán)的研究與實現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-27
上傳用戶：
資源簡介：用FPGA實現(xiàn)數(shù)字鎖相環(huán)，開發(fā)環(huán)境為ISE
上傳時間： 2013-12-18
上傳用戶：tb_6877751
資源簡介：該文檔為基于FPGA的三相鎖相環(huán)的實現(xiàn)概述資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-16
上傳用戶：bluedrops
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想
上傳時間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想
上傳時間： 2017-02-11
上傳用戶：evil
資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時間： 2013-08-07
上傳用戶：2467478207
資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：比較好的技術(shù)文章《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計》有關(guān)鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計 有關(guān)鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時間： 2014-01-12
上傳用戶：13160677563
資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時間： 2014-01-02
上傳用戶：cylnpy
資源簡介：該文檔為基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-01
上傳用戶：
資源簡介：針對高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實現(xiàn)。最后利 用仿真波形驗證該設(shè)計的合理性和有效性。整...
上傳時間： 2014-01-11
上傳用戶：AbuGe
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計實現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計和實現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：基于LabVIEWFPGA的三相鎖相環(huán)設(shè)計與實現(xiàn)摘要：針對傳統(tǒng) ＦＰＧＡ 模式開發(fā)的鎖相環(huán)在實時人機交互方面的不足，設(shè) 計 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術(shù)的三相鎖相環(huán)；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...
上傳時間： 2022-02-18
上傳用戶：XuVshu
資源簡介：PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
上傳時間： 2014-06-09
上傳用戶：daguda
資源簡介：PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術(shù)在通信領(lǐng)域應(yīng)用非常廣泛，本例用VHDL描述了一個鎖相環(huán)作為參考，源碼已經(jīng)調(diào)試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時間： 2013-12-31
上傳用戶：hphh
資源簡介：一種改進的全數(shù)字鎖相環(huán)設(shè)計 一種改進的全數(shù)字鎖相環(huán)設(shè)計
上傳時間： 2013-12-24
上傳用戶：stampede
資源簡介：基于ti公司6713dsp的數(shù)字鎖相環(huán)，運行環(huán)境為ccs3.1。希望有所幫助。
上傳時間： 2015-10-04
上傳用戶：ma1301115706
資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：一篇簡單易懂的關(guān)于數(shù)字鎖相環(huán)概念原理設(shè)計的經(jīng)典文章
上傳時間： 2014-01-04
上傳用戶：hasan2015
資源簡介：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對一些有關(guān)的問題進行了討論。
上傳時間： 2014-01-10
上傳用戶：asddsd
資源簡介：用于時鐘恢復(fù)的全數(shù)字鎖相環(huán)設(shè)計，可以去掉時鐘的抖動。
上傳時間： 2016-05-23
上傳用戶：stewart·
資源簡介：介紹了數(shù)字鎖相環(huán)的3種設(shè)計方法，并對各自的工作原理做了詳細(xì)分析。
上傳時間： 2014-01-20
上傳用戶：二驅(qū)蚊器
資源簡介：國外一篇很好的數(shù)字鎖相環(huán)（PLL）設(shè)計文檔（解壓后PLL.pdf），不可不看呦！
上傳時間： 2016-08-10
上傳用戶：dengzb84
資源簡介：該程序?qū)崿F(xiàn)的功能是數(shù)字鎖相環(huán)的設(shè)計。源代碼可以直接進行仿真試驗◎
上傳時間： 2016-08-12
上傳用戶：璇珠官人
資源簡介：1、數(shù)字鎖相環(huán)的單片機代碼。 2、單片機與數(shù)字鎖相環(huán)MC145152的應(yīng)用系統(tǒng)的設(shè)計與實現(xiàn)。
上傳時間： 2016-11-26
上傳用戶：410805624
