相 關(guān) 資 源

• 在fpga中實(shí)現(xiàn)的格雷碼與二進(jìn)制的相互轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：在fpga中實(shí)現(xiàn)的格雷碼與二進(jìn)制的相互轉(zhuǎn)換

  標(biāo)簽： fpga 格雷碼 二進(jìn)制 轉(zhuǎn)換

  上傳時(shí)間： 2014-01-27

  上傳用戶：縹緲

• 針對(duì)在fpga中實(shí)現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)在fpga中實(shí)現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究，給了了將乘法化為查表的DA算法，并采用這一算法設(shè)計(jì)了FIR濾波器。通過(guò)fpga仿零點(diǎn)驗(yàn)證，證明了這一方法是可行和高效的，其實(shí)現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實(shí)現(xiàn)FIR濾波器。最后介紹整數(shù)...

  標(biāo)簽： fpga FIR 濾波器 乘法運(yùn)算

  上傳時(shí)間： 2015-04-24

  上傳用戶：JIUSHICHEN

• 這是一個(gè)數(shù)值計(jì)算算法在fpga中實(shí)現(xiàn)的東東。包括CORDIC算法的詳細(xì)資料還有float型數(shù)的詳細(xì)論述免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)數(shù)值計(jì)算算法在fpga中實(shí)現(xiàn)的東東。包括CORDIC算法的詳細(xì)資料還有float型數(shù)的詳細(xì)論述，可供參考。

  標(biāo)簽： CORDIC float fpga 算法

  上傳時(shí)間： 2014-01-15

  上傳用戶：GavinNeko

• 在fpga中實(shí)現(xiàn)載波的另一種添加核方法免費(fèi)下載

  資源簡(jiǎn)介：在fpga中實(shí)現(xiàn)載波的另一種添加核方法

  標(biāo)簽： fpga 載波 核方法

  上傳時(shí)間： 2013-12-11

  上傳用戶：coeus

• 音頻信號(hào)發(fā)生器的VHDL源程序,在fpga中實(shí)現(xiàn)不同頻率的輸出并將按鍵信息送給數(shù)碼管顯示。免費(fèi)下載

  資源簡(jiǎn)介：音頻信號(hào)發(fā)生器的VHDL源程序,在fpga中實(shí)現(xiàn)不同頻率的輸出并將按鍵信息送給數(shù)碼管顯示。

  標(biāo)簽： VHDL fpga 音頻信號(hào) 發(fā)生器

  上傳時(shí)間： 2017-08-04

  上傳用戶：kelimu

• 在fpga中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊免費(fèi)下載

  資源簡(jiǎn)介：該文檔為在fpga中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga lvds

  上傳時(shí)間： 2021-10-25

  上傳用戶：

• 基本電路及其在fpga中實(shí)現(xiàn)講解免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基本電路及其在fpga中實(shí)現(xiàn)講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： 電路 fpga

  上傳時(shí)間： 2021-11-01

  上傳用戶：

• 二進(jìn)制格雷碼與自然二進(jìn)制碼的互換免費(fèi)下載

  資源簡(jiǎn)介：二進(jìn)制格雷碼與自然二進(jìn)制碼的互換

  標(biāo)簽： 二進(jìn)制 格雷碼 二進(jìn)制碼

  上傳時(shí)間： 2015-02-14

  上傳用戶：hanli8870

• 任意輸入一個(gè)小于10的數(shù)字 變會(huì)顯示其對(duì)應(yīng)的格雷碼!免費(fèi)下載

  資源簡(jiǎn)介：任意輸入一個(gè)小于10的數(shù)字 變會(huì)顯示其對(duì)應(yīng)的格雷碼!

  標(biāo)簽： 輸入 數(shù)字 格雷碼

  上傳時(shí)間： 2015-03-24

  上傳用戶：wfeel

• 用verilog語(yǔ)言在fpga中實(shí)現(xiàn)fifo功能！免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言在fpga中實(shí)現(xiàn)fifo功能！

  標(biāo)簽： verilog fpga fifo 語(yǔ)言

  上傳時(shí)間： 2015-05-02

  上傳用戶：epson850

• 基于vhdl在fpga中實(shí)現(xiàn)高精度快速除法免費(fèi)下載

  資源簡(jiǎn)介：基于vhdl在fpga中實(shí)現(xiàn)高精度快速除法

  標(biāo)簽： vhdl fpga 高精度 除法

  上傳時(shí)間： 2013-12-16

  上傳用戶：源弋弋

• ：在fpga 上實(shí)現(xiàn)了對(duì)高頻窄帶數(shù)字信號(hào)的下變頻和取樣率轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：：在fpga 上實(shí)現(xiàn)了對(duì)高頻窄帶數(shù)字信號(hào)的下變頻和取樣率轉(zhuǎn)換，由于完全避免了需要大量邏輯資源的乘法 器和數(shù)字振蕩器，其結(jié)構(gòu)大為簡(jiǎn)化，再加上采用了流水處理結(jié)構(gòu)，使其處理速度超過(guò)100M 樣點(diǎn)每秒，此外它還具有 結(jié)構(gòu)簡(jiǎn)單，重配置能力強(qiáng)的優(yōu)點(diǎn)，具有廣闊的應(yīng)...

  標(biāo)簽： fpga 高頻 窄帶 數(shù)字信號(hào)

  上傳時(shí)間： 2014-01-17

  上傳用戶：tonyshao

• 在Text中實(shí)現(xiàn)快速增量查詢 用VB編 的,希望大家喜歡免費(fèi)下載

  資源簡(jiǎn)介：在Text中實(shí)現(xiàn)快速增量查詢 用VB編 的,希望大家喜歡

  標(biāo)簽： Text 增量 查詢 家

  上傳時(shí)間： 2013-12-12

  上傳用戶：朗朗乾坤

• 在VC中實(shí)現(xiàn),詳細(xì)地介紹了DXUT編程的相關(guān)方面知識(shí)免費(fèi)下載

  資源簡(jiǎn)介：在VC中實(shí)現(xiàn),詳細(xì)地介紹了DXUT編程的相關(guān)方面知識(shí)

  標(biāo)簽： DXUT 編程 方面

  上傳時(shí)間： 2014-01-23

  上傳用戶：gtf1207

• 在matlab中實(shí)現(xiàn)從rgb到hsi色彩模式的轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：在matlab中實(shí)現(xiàn)從rgb到hsi色彩模式的轉(zhuǎn)換

  標(biāo)簽： matlab hsi rgb 色彩

  上傳時(shí)間： 2017-02-10

  上傳用戶：zl5712176

• 以QAM系統(tǒng)設(shè)計(jì)為例——介紹在fpga中實(shí)現(xiàn)DSP算法免費(fèi)下載

  資源簡(jiǎn)介：以QAM系統(tǒng)設(shè)計(jì)為例——介紹在fpga中實(shí)現(xiàn)DSP算法

  標(biāo)簽： fpga QAM DSP 系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2014-01-19

  上傳用戶：jackgao

• S7-200西門(mén)子PLC例程源碼100例合集: PLC S7-200程序?qū)嵗赓M(fèi)下載

  資源簡(jiǎn)介：S7-200西門(mén)子PLC例程源碼100例合集:PLC S7-200程序?qū)嵗?-程控噴泉程序.rarplc200例子.rarS200配料程序.rars7 200例子程序.rars7 200做的轉(zhuǎn)盤(pán)的程序，6個(gè)工位.rarS7 Array and Indirect Addressing Examples and Basics.zips7-200 modbus主、從站例子程序.rarS...

  標(biāo)簽： S7-300

  上傳時(shí)間： 2021-10-22

  上傳用戶：

• CS中一個(gè)關(guān)于圖象處理與二進(jìn)制的程序集合是一個(gè)好免費(fèi)下載

  資源簡(jiǎn)介：CS中一個(gè)關(guān)于圖象處理與二進(jìn)制的程序集合是一個(gè)好

  標(biāo)簽： 圖象處理 二進(jìn)制 程序

  上傳時(shí)間： 2015-08-15

  上傳用戶：15071087253

• 在fpga中基于信元的FIFO設(shè)計(jì)方法實(shí)戰(zhàn)方法免費(fèi)下載

  資源簡(jiǎn)介：　　設(shè)計(jì)工程師通常在fpga上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)...

  標(biāo)簽： fpga FIFO 信元 設(shè)計(jì)方法

  上傳時(shí)間： 2014-01-13

  上傳用戶：mengmeng444425

• 在fpga中基于信元的FIFO設(shè)計(jì)方法實(shí)戰(zhàn)方法免費(fèi)下載

  資源簡(jiǎn)介：　　設(shè)計(jì)工程師通常在fpga上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)...

  標(biāo)簽： fpga FIFO 信元 設(shè)計(jì)方法

  上傳時(shí)間： 2013-11-05

  上傳用戶：ch3ch2oh

• 構(gòu)造格雷碼的分析程序免費(fèi)下載

  資源簡(jiǎn)介：構(gòu)造格雷碼的分析程序，用于算法分析，用VC編寫(xiě)，可以構(gòu)造n位的格雷碼

  標(biāo)簽： 格雷碼 分 程序

  上傳時(shí)間： 2015-03-22

  上傳用戶：星仔

• 將帶發(fā)送數(shù)據(jù)序列映射為格雷碼免費(fèi)下載

  資源簡(jiǎn)介：將帶發(fā)送數(shù)據(jù)序列映射為格雷碼，相鄰的碼元只有一個(gè)符號(hào)不同。

  標(biāo)簽： 發(fā)送數(shù)據(jù) 序列 映射 格雷碼

  上傳時(shí)間： 2014-12-01

  上傳用戶：佳期如夢(mèng)

• 本文：采用了fpga方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用免費(fèi)下載

  資源簡(jiǎn)介：本文：采用了fpga方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過(guò)硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜...

  標(biāo)簽： GPS Position Global System

  上傳時(shí)間： 2015-12-01

  上傳用戶：李彥東

• 詳細(xì)說(shuō)明異步fifo的設(shè)計(jì) 格雷碼在地址的編碼中的作用免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)說(shuō)明異步fifo的設(shè)計(jì) 格雷碼在地址的編碼中的作用，及滿空標(biāo)志的產(chǎn)生

  標(biāo)簽： fifo 格雷碼 地址 中的作用

  上傳時(shí)間： 2013-12-21

  上傳用戶：chfanjiang

• Median Filter 在fpga中的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：Median Filter 在fpga中的實(shí)現(xiàn)

  標(biāo)簽： Median Filter fpga 中的實(shí)現(xiàn)

  上傳時(shí)間： 2013-08-31

  上傳用戶：bensonlly

• 編碼器倍頻、鑒相電路在fpga中的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：編碼器倍頻、鑒相電路在fpga中的實(shí)現(xiàn)

  標(biāo)簽： fpga 編碼器 倍頻 中的實(shí)現(xiàn)

  上傳時(shí)間： 2013-11-08

  上傳用戶：38553903210

• 一種在fpga上實(shí)現(xiàn)的FIR濾波器的資源優(yōu)化算法免費(fèi)下載

  資源簡(jiǎn)介：在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器，同時(shí)也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過(guò)慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過(guò)高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提...

  標(biāo)簽： fpga FIR 濾波器 優(yōu)化算法

  上傳時(shí)間： 2014-12-28

  上傳用戶：feilinhan

• 編碼器倍頻、鑒相電路在fpga中的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：編碼器倍頻、鑒相電路在fpga中的實(shí)現(xiàn)

  標(biāo)簽： fpga 編碼器 倍頻 中的實(shí)現(xiàn)

  上傳時(shí)間： 2013-10-27

  上傳用戶：royzhangsz

• CVSD語(yǔ)音壓縮的算法和程序流程.量階δ能夠自動(dòng)地隨輸入信號(hào)平均斜率的大小而連續(xù)變化,譯碼輸出信號(hào)實(shí)現(xiàn)了對(duì)輸入信號(hào)的理想逼近,最后在可編程邏輯器件(fpga)中實(shí)現(xiàn)了CVSD調(diào)制功能。免費(fèi)下載

  資源簡(jiǎn)介：CVSD語(yǔ)音壓縮的算法和程序流程.量階δ能夠自動(dòng)地隨輸入信號(hào)平均斜率的大小而連續(xù)變化,譯碼輸出信號(hào)實(shí)現(xiàn)了對(duì)輸入信號(hào)的理想逼近,最后在可編程邏輯器件(fpga)中實(shí)現(xiàn)了CVSD調(diào)制功能。

  標(biāo)簽： CVSD fpga 輸入信號(hào) 語(yǔ)音壓縮

  上傳時(shí)間： 2015-03-12

  上傳用戶：libenshu01

• Median Filter 在fpga中的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：Median Filter 在fpga中的實(shí)現(xiàn)

  標(biāo)簽： Median Filter fpga 中的實(shí)現(xiàn)

  上傳時(shí)間： 2014-01-08

  上傳用戶：lps11188